許多市場(chǎng)對(duì)高效率同相DC-DC轉(zhuǎn)換器的需求都在不斷增長(zhǎng)，這些轉(zhuǎn)換器能以降壓或升壓模式工作，即可以將輸入電壓降低或提高至所需的穩(wěn)定電壓，并且具有最低的成本和最少的元件數(shù)量。反相SEPIC（單端初級(jí)電感轉(zhuǎn)換器）也稱為Zeta轉(zhuǎn)換器，具有許多支持此功能的特性（圖1）。對(duì)其工作原理及利用雙通道同步開關(guān)控制器ADP1877的實(shí)施方案進(jìn)行分析，可以了解其在本應(yīng)用中的有用特性。

圖1. 反相SEPIC拓?fù)浣Y(jié)構(gòu)

初級(jí)開關(guān)QH1和次級(jí)開關(guān)QL1反相工作。在導(dǎo)通時(shí)間內(nèi)，QH1接通，QL1斷開。電流沿兩條路徑流動(dòng)，如圖2所示。第一條路徑是從輸入端經(jīng)過初級(jí)開關(guān)、能量傳輸電容(CBLK2)、輸出電感(L1B)和負(fù)載，最終通過地流回輸入端。第二條路徑是從輸入端經(jīng)過初級(jí)開關(guān)、地基準(zhǔn)電感(L1A)和地流回輸入端。

圖2. 電流流向圖；QH1閉合，QL1斷開

在關(guān)斷期間，開關(guān)位置剛好相反。QL1接通，QH1斷開。輸入電容(CIN)斷開，但電流繼續(xù)經(jīng)過電感沿兩條路徑流動(dòng)，如圖3所示。第一條路徑是從輸出電感經(jīng)過負(fù)載、地和次級(jí)開關(guān)流回輸出電感。第二條路徑是從地基準(zhǔn)電感經(jīng)過能量傳輸電容、次級(jí)開關(guān)流回地基準(zhǔn)電感。

圖3. 能量傳輸圖；QL1閉合，QH1斷開

應(yīng)用電感伏秒平衡原理和電容電荷平衡原理，可以求得方程式1所規(guī)定的均衡直流轉(zhuǎn)換比，其中D為轉(zhuǎn)換器的占空比（一個(gè)周期的導(dǎo)通時(shí)間部分）。

(1)

上式表明：如果占空比大于0.5，輸出端將獲得較高的調(diào)節(jié)電壓（升壓）；如果占空比小于0.5，調(diào)節(jié)電壓會(huì)較低（降壓）。此外還可分析得到其它相關(guān)結(jié)果：在無損系統(tǒng)中，能量傳輸電容(CBLK2)上的穩(wěn)態(tài)電壓等于VOUT；流經(jīng)輸出電感(L1B)的直流電流值等于IOUT；流經(jīng)地基準(zhǔn)電感(L1A)的直流電流值等于IOUT × VOUT/VIN。該能量傳輸電容還能提供VIN至VOUT的隔直。當(dāng)存在輸出短路風(fēng)險(xiǎn)時(shí)，此特性很有用。

分析還顯示，反相SEPIC中的輸出電流是連續(xù)的，對(duì)于給定輸出電容阻抗，會(huì)產(chǎn)生較低的峰峰值輸出電壓紋波。這就允許使用較小、較便宜的輸出電容；相比之下，在非連續(xù)輸出電流拓?fù)浣Y(jié)構(gòu)中，為了達(dá)到同樣的紋波要求，需要使用較大且昂貴的電容。

通常，次級(jí)開關(guān)(QL1)是一個(gè)單向功率二極管，它會(huì)限制這種拓?fù)浣Y(jié)構(gòu)的峰值效率。然而，利用ADI公司雙通道同步開關(guān)控制器ADP1877（見附錄）的一個(gè)通道，并采用雙向MOSFET作為次級(jí)開關(guān)，可以設(shè)計(jì)一個(gè)“完全同步配置”的反相SEPIC。這樣，峰值效率將大大提高，同時(shí)可以降低輸出電流大于1 A的轉(zhuǎn)換器尺寸和成本。

圖4顯示完全同步反相SEPIC配置的功率級(jí)，它利用ADP1877實(shí)現(xiàn)，只需要三個(gè)小型、廉價(jià)的額外器件（CBLK1、DDRV和RDRV），其功耗可以忽略不計(jì)。

圖4. 同步反相SEPIC的功率級(jí)，利用ADP1877的通道1實(shí)現(xiàn)

反相SEPIC的理想穩(wěn)態(tài)波形如圖5所示。通道1開關(guān)節(jié)點(diǎn)SW1（見附錄圖A）在VIN + VOUT （導(dǎo)通時(shí)間內(nèi)）和0 V（關(guān)斷時(shí)間內(nèi)）之間切換。將電荷泵電容CBST, 連接到SW1，以便在導(dǎo)通時(shí)間內(nèi)將約為VIN + VOUT + 5 V的電壓施加于高端內(nèi)部驅(qū)動(dòng)器的自舉上電軌（BST1引腳）和高端驅(qū)動(dòng)器的輸出（DH1引腳），從而增強(qiáng)初級(jí)浮空N溝道MOSFET開關(guān)QH1。箝位二極管DDRV, 確保穩(wěn)態(tài)輸出期間CBLK1上的電壓約為VOUT+VFWD(DDRV)，該電壓參考ADP1877的DH1引腳到QH1柵極的電壓。在關(guān)斷時(shí)間內(nèi)，當(dāng)X節(jié)點(diǎn)電壓約為–VOUT時(shí)，CBLK1上的電壓阻止初級(jí)開關(guān)產(chǎn)生高于其閾值的柵極-源極電壓。

圖5. 同步反相SEPIC的理想波形（忽略死區(qū)）