色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 模擬技術 > 設計應用 > 基于CMOS工藝的新型集成運算放大器設計

          基于CMOS工藝的新型集成運算放大器設計

          作者: 時間:2012-05-31 來源:網(wǎng)絡 收藏

          集成電路,即integrated circuit,這是一種微型電子器件或部件,按功能可劃分為數(shù)字和模擬兩大類。而模擬集成電路一般用于模擬信號的產(chǎn)生和處理,有很多種種類,比如放大器、集成鎖相環(huán)、集成功率放大器、集成數(shù)模和模數(shù)轉換電路等。其中放大器是應用最廣泛、品種與數(shù)量最多、在技術功能上通用型最大的一種線性集成電路。本文介紹了一種基于的新型。

          本文引用地址:http://cafeforensic.com/article/186330.htm

          近年來,隨著微電子技術的快速發(fā)展,其在通信和計算機系統(tǒng)等方面都有了較快的發(fā)展和廣泛的應用。傳統(tǒng)的雙極技術雖然具有多種優(yōu)點,但是其功耗和集成度卻不能適應現(xiàn)代VLSI技術發(fā)展的需要。無論是單一的,還是單一的雙極技術都不能滿足VLSI系統(tǒng)多方面性能的要求。只有將這兩種技術融合在一起,才是VLSI發(fā)展的必然產(chǎn)物,本文介紹的新型集成運算就是基于這種思想。

          一、電路圖設計

          本文基于MCNC 0.5 μm 線設計了BiCMOS器件,其集成運算放大器由輸入級、中間級、輸出級和偏置電路4部分組成。

          輸入級由CMOS差分輸入對即兩個PMOS和NMOS組成;中間級為CMOS共源放大器;輸出級為甲乙類互補輸出。圖1為CMOS差分輸入級,可作為集成運算放大器的輸入級。NMOS管M1和M2作為差分對輸入管,它的負載是由NMOS管M3和M4組成的鏡像電流源;M5管用來為差分放大器提供工作電流。M1管和M2管完全對稱,其工作電流IDS1和IDS2由電流源Io提供。

          1.jpg

          輸出電流IDS1和IDS2的大小取決于輸入電壓的差值VG1-VG2。IDS1和IDS2之和恒等于工作電流源Io。假設M1和M2管都工作在飽和區(qū),那么如果M1和M2管都制作在孤立的P阱里,就沒有襯偏效應,此時VTN1=VTN2=VT。忽略MOS管溝道長度的調(diào)制效應,差分對管的輸入差值電壓VID可表示為:

          2.jpg

          M2管和M4管構成CMOS放大器,兩個管子都工作在飽和區(qū),其電壓增益等于M2管的跨導gM2和M2,M4兩管的輸出阻抗并聯(lián)的乘積,即:

          3.jpg

          式(4)表明,該集成運算中CMOS差分放大器具有較高的增益。該增益隨電流的減少而增大;隨MOS管寬長比的增加而增高;隨兩只管子溝長高調(diào)制系數(shù)λ的減少而增加,所以設計時,應盡可能增加溝道長度,減小λ值,以此來提高CMOS的增益。偏置電路用來提供各級直流偏置電流,它由各種電流源電路組成。圖2為加上偏置電路的CMOS差分放大器。

          4.jpg

          圖2中,M5管為恒流源,用于為差分放大器提供工作電流;M6和M7管為恒流源偏置電路,用于為M5提供工作電流。其中,基準電流為;

          5.jpg

          圖3為輸出級的最終結果,其中M6,M7,M10為偏置,Q4,Q5用來減小交越失真,Q1為輸出級的緩沖級。

          6.jpg

          二、 電路仿真

          Aod是在標稱電源電壓和規(guī)定負載下,運算放大器工作在線性區(qū),低頻無外部反饋時的電壓增益,Aod的值越大越好。圖4為輸入端V+的電壓波形。由圖可見V+的峰峰值為200 nV,輸入端V-的電壓為0。圖5為輸出波形(在Q3的集電極輸出)。

          1.jpg

          由圖5可見,輸出電壓的峰峰值為:

          輸出電壓的峰峰值

          因此開環(huán)差模電壓增益為:

          3.jpg

          三、 版圖設計

          該集成運算放大器設計采用的是以CMOS為基礎的BiCMOS兼容工藝。首先以外延雙阱CMOS工藝為基礎,在N阱內(nèi)增加了N+埋層和集電極接觸深N+注入,用以減少BJT器件的集電極串聯(lián)電阻阻值,以及降低飽和管壓降;其次用P+區(qū)(或N+區(qū))注入,制作基區(qū);再者發(fā)射區(qū)采取多晶硅摻雜形式,并與MOS器件的柵區(qū)摻雜形式一致,制作多晶硅BJT器件。由此可見,這種高速BiCMOS制造工藝原則上不需要增加其他的重要工序。

          4.jpg

          由于基準電路不易調(diào)整,在設計版圖時將基準部分外接?;?.5μm CMOS工藝的運算放大器版圖如圖7所示。

          5.jpg

          以上就是小編為您介紹的基于CMOS工藝的新型集成運算放大器設計,該運算放大器結合了CMOS工藝的一些優(yōu)點,具有驅(qū)動力強的特點。通過將該放大器在Tanner Por軟件平臺上完成電路圖的繪制、仿真,并在MCNC 0.5μm CMOS工藝線上完成該電路的版圖設計,經(jīng)試驗,運算放大器的參數(shù)都達到了設計要求。

          今日小編推薦:

          電路圖符號相關文章:電路圖符號大全


          鎖相環(huán)相關文章:鎖相環(huán)原理
          鎖相放大器相關文章:鎖相放大器原理

          上一頁 1 2 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉