通過理想的仿真計(jì)算，該設(shè)計(jì)選用了6×30μm的增強(qiáng)型PHEMT器件，Craig Moore的198?年的設(shè)計(jì)中在MESFET管的漏極增加了一些額外的匹配元件，以保證有效輸出電容和柵極輸入容抗相同。此時(shí)輸入和輸出的集總參數(shù)傳輸線將是對稱的，其相位延遲也相同。文章還比較了這種輸入輸出傳輸線對稱的匹配方案和另一種漏級電容獨(dú)立優(yōu)化的方案(漏極電感和柵極不對稱)。對于這個(gè)簡單的3級PHEMT設(shè)計(jì)，柵極和漏極輸入線的相移差別很小，這里就采用較簡單的非對稱方案。如果輸入輸出傳輸線的相位差較大，這種方案的就不能有效的合并各級的增益。下一步使用TriQuint公司提供的電感、電阻、電容以及互連線模型取代理想元件，進(jìn)行更真實(shí)的仿真。圖3顯示了期望的最終放大電路的增益、匹配度、穩(wěn)定因子和噪聲系數(shù)。仿真中采用了30mA和3.3V的直流偏置設(shè)計(jì)，以限制其功耗在100mW以內(nèi)，并實(shí)現(xiàn)了輸出功率和三階互調(diào)截止點(diǎn)的折中。圖4是該電路的版圖，同時(shí)還包含了兩個(gè)有探針接入端的測試模型管：一個(gè)是設(shè)計(jì)中采用的6×30μm增強(qiáng)型PHEMT，另一個(gè)是普通的6×50μm耗盡型PHEMT。

　　圖4：3級分布式放大器的版圖(包括180μm柵寬的增強(qiáng)型測試建模管和一個(gè)300μm柵寬的耗盡型測試建模管)。

　　一個(gè)典型的分布式放大其中有一半的功率被輸出傳輸線的50歐負(fù)載所吸收，為了提高輸出效率，人們通常采用一些技巧，如漸縮型傳輸線方法。本設(shè)計(jì)采用了50歐姆輸入輸出線，為了減少DC功率的消耗，該傳輸線的一端的50歐姆終結(jié)負(fù)載和一個(gè)較大的電容(25pF)串聯(lián)后，再通過通孔接地，這樣既能保證射頻信號接地，又能實(shí)現(xiàn)隔直流的效果。漏極較大的直流供電電流只流經(jīng)低阻抗的電感元件，而不是50歐的終結(jié)負(fù)載(如圖5)，這樣可以有效的減小50歐終結(jié)電阻上的功耗。這里漏極電感的大小也是一個(gè)重要的設(shè)計(jì)參數(shù)，該電感直接影響電路在1GHz附近的低頻滾降速度，如果增大電容將會減小滾降速度，但是同時(shí)會增加串聯(lián)電阻，從而提高直流功耗，而且較大的電感也會增大版圖面積。

　　在提交產(chǎn)線流片之前，各設(shè)計(jì)還必須經(jīng)過嚴(yán)格的設(shè)計(jì)規(guī)則檢查DRC(design-rule check)，自198?年第一次MMIC設(shè)計(jì)課程開始，約翰?霍普金斯大學(xué)就采用ICED(ICEDitor)軟件，并采用TriQuint提供的DRC規(guī)則進(jìn)行設(shè)計(jì)規(guī)則檢查。另外還使用了“版圖轉(zhuǎn)電路圖”LVS(Layout Versus Schematic)工具進(jìn)一步比較從ADS中提取出來的網(wǎng)表是否符合ICED軟件中的實(shí)際電氣連接。有時(shí)設(shè)計(jì)雖然能通過DRC檢查，但是仍然會有一些致命的錯(cuò)誤，只有LVS工具才能發(fā)現(xiàn)這些問題。新版本的ADS已經(jīng)具備內(nèi)置的連接性檢查功能，可以排除一些連接性錯(cuò)誤，但是外部的LVS檢測仍然是很有必要的。

　　圖5：分布式放大器電路的直流等效電路，可以看出流經(jīng)電感L35的電流只引起很小的壓降。

　　圖6：實(shí)測的輸出功率和效率結(jié)果。