1 系統(tǒng)組成
完整的成像系統(tǒng)由光學系統(tǒng)、焦平面電路和數據采集處理電路三部分組成。這里就數據采集處理分為：A／D轉換電路和緩存及控制時序設計電路。輸入圖像經光源照射后，通過物鏡成像在CCD光敏元件陣列上，CCD通過驅動電路完成電信號的讀出。在控制電路的作用下，CCD輸出信號進行緩沖放大，并經A／D轉換電路進行數字化處理。通常同步采樣的數據由控制信號控制雙口RAM實現(xiàn)數據存取，為了簡化電路，以Xilinx公司的FPGA(XQ2V3000)作為數據采集控制的核心，由其產生CCD驅動信號、A／D控制信號并實現(xiàn)數據存取。系統(tǒng)組成方框圖如圖1所示。

2 焦平面電路設計
2．1 VCCD512H結構
VCCD512H是美國Sarnoff公司生產的一款背照式幀轉移面陣CCD，像元數為512×512，光譜范圍為400～950 nm。VCCD512H圖像傳感器由感光區(qū)、存儲區(qū)、水平移位寄存器和輸出電路等部分組成。感光區(qū)和存儲區(qū)都包含有16個子陣列，每個子陣列含有256×64個有效像元，每個子陣列對應一組讀出寄存器，整個像面則由16個子陣列，共512×512個有效像元構成，實際應用中根據工程需要采用兩行合為一行的工作方式，即有效像元為512×256，每一路的有效像元數為128×64個，像元讀出速率為2 MHz。
2．2 緩沖放大電路
光信號經VCCD512H傳感器后輸出的電信號有如下特點：負極性信號；包含有周期性的復位脈沖串擾；有效信號幅度值較??；像元讀出速率快。
CCD輸出信號的上述特點決定了它不能直接送入A／D轉換器，必須從硬件上進行一系列的預處理，包括信號前置反向、阻抗匹配、放大、濾波即消除信號中的復位脈沖、噪聲等所造成的干擾。
在電路設計中，由CCD讀出的未經相關雙采樣的電信號，首先經過一級射極跟隨器，并在輸出端接一級RC濾波器濾除噪聲，然后交流耦合至差動輸出放大器，由110 Ω屏蔽雙絞電纜連接至差動接收、緩沖，到采樣保持電路。
2．3 驅動電路
VCCD512H正常工作時需要11路驅動信號，這包括加在感光區(qū)的三相時鐘脈沖A1，A2，A3;加在存儲區(qū)的三相時鐘B1，B2，B3；加在讀出寄存器的三相時鐘C1，C2，C3；清除殘留電荷的復位脈沖RET；箝位脈沖CLAMP。以上驅動信號均由FPGA產生時序，但其時序不能直接輸送給CCD芯片，一方面因為CCD驅動電平比較特殊；另一方面，CCD各移位寄存器等效于容性負載，而且各級容性負載不盡相同，所要求的驅動電流也不相同。所以在驅動電路的選擇上，應選擇具有較高電容負載驅動能力和較高工作頻率，該設計選用EL7212。

3 數據采集處理
3．1 A／D變換電路
3．1．1 A／D芯片介紹
A／D芯片是數據采集系統(tǒng)的核心器件，數據采集系統(tǒng)性能在很大程度上取決于A／D芯片的性能。根據項目要求A／D器件的分辨率應為12位，轉換速率為16 MHz，共16路，故選用高速A／D芯片AD9942。因它可實現(xiàn)兩路模擬信號的40 MHz速率相關雙采樣(CDS)，0～18 dB 9 b可變增益放大(VGA)，40 MSPS模／數轉換器(ADC)，多極暗電平箝位控制。AD9942功能框圖如圖2所示。