DM642開(kāi)發(fā)與應(yīng)用
加入技術(shù)交流群
視頻實(shí)時(shí)處理，由于視頻處理中數(shù)據(jù)量大，要求速度快因此采用TM320DM642。視頻處理機(jī)應(yīng)用于視頻采集、視頻處理、視頻輸出的視頻實(shí)時(shí)處理。視頻處理機(jī)的解決方案有多種選擇，但是市場(chǎng)主流產(chǎn)品一般選擇兩種方案：1)采用CPU+ASIC。2)采用雙CPU結(jié)構(gòu)，即一個(gè)嵌入式CPU和一個(gè)專用信號(hào)處理芯片DSP。受專用DSP芯片處理能力的限制，現(xiàn)有的嵌入式中使視頻處理機(jī)的視頻處理算法基本是H．263以下的標(biāo)準(zhǔn)。
l 硬件設(shè)計(jì)
本文介紹一種基于TMS320DM642 DSP的視頻采集設(shè)計(jì)方案。其操作系統(tǒng)、通信協(xié)議、網(wǎng)絡(luò)協(xié)議、音視頻處理軟件均在一顆TMS320DM642上實(shí)現(xiàn)，降低了開(kāi)發(fā)的難度。
TMS320DM642芯片簡(jiǎn)介：
TI公司的TMS320DM642(以下簡(jiǎn)稱DM642)是一款專門(mén)面向多媒體應(yīng)用的專用DSP。該DSP時(shí)鐘高達(dá)600MHz，8個(gè)并行運(yùn)算單元，處理能力達(dá)4800MIPS；采用二級(jí)緩存結(jié)構(gòu)；具有64位外接存儲(chǔ)器接口；兼容IEEE―1149．1(JTAG)邊界掃描；為了面向多媒體應(yīng)用，還集成了3個(gè)可配置的視頻端口、面向音頻應(yīng)用的McASP(Multi Channel AudioSerial Pott)、10／100Mb／s的以太網(wǎng)MAC等外設(shè)。鑒于DM642的上述優(yōu)點(diǎn)，本網(wǎng)系視頻處理機(jī)統(tǒng)以DM642為核心，完成音視頻信號(hào)的實(shí)時(shí)采集、壓縮及傳輸功能。
系統(tǒng)電路組成如圖1所示。從視頻處理機(jī)的視頻信號(hào)和從麥克風(fēng)輸入的音頻信號(hào)經(jīng)采集、A／D轉(zhuǎn)換為數(shù)字信號(hào)后送入DSP。DSP在信源處對(duì)音視頻信號(hào)進(jìn)行壓縮編碼和合流，然后通過(guò)局域網(wǎng)或因特網(wǎng)將數(shù)據(jù)傳輸給視頻監(jiān)控中心。監(jiān)控中心可同時(shí)監(jiān)視多個(gè)現(xiàn)場(chǎng)，接收或發(fā)送報(bào)警信號(hào)，并根據(jù)需要通過(guò)異步串行總線RS-485實(shí)時(shí)控制，調(diào)整攝像頭的方向和位置。
1．1 視頻采集電路
本系統(tǒng)采用的視頻解碼芯片是Philips公司的SAA7115。從模擬視頻輸入口輸入的全電視信號(hào)在SAA7115內(nèi)部經(jīng)過(guò)鉗位、抗混疊濾波、A／D轉(zhuǎn)換、YUV分離電路之后，在YUV到Y(jié)CrCb的轉(zhuǎn)換電路中轉(zhuǎn)換成BT．656視頻數(shù)據(jù)流，輸入到壓縮核心單元DM642中。DM642的3個(gè)視頻口VP0、VP1、VP2與視頻編解碼芯片相接。在本系統(tǒng)中，只有一路視頻輸入，故VP1、VP2端口，VP0通道配置為8位BT．656視頻輸入口。視頻數(shù)據(jù)的行／場(chǎng)同步信號(hào)包含在BT．656數(shù)字視頻數(shù)據(jù)流的EAV(end ofactive video)和SAV(start of active video)時(shí)基信號(hào)中，視頻口只需視頻采樣時(shí)鐘和采樣使能信號(hào)即可。SAA7115內(nèi)部寄存器參數(shù)的配置和狀態(tài)的讀出通過(guò)I2C總線進(jìn)行。視頻接口的原理如圖2所示。
1．2 視頻編碼電路
本系統(tǒng)采用的視頻編碼芯片是Philips公司的SAA7105H。DM642的視頻口2用來(lái)驅(qū)動(dòng)視頻編碼器，視頻信號(hào)經(jīng)過(guò)FPGA芯片，連到視頻編碼芯片PhilipsSAA7105H。FPGA用于擴(kuò)展屏幕顯示功能。視頻輸出信號(hào)支持RGB，高清晰度視頻，PAL/NTSC復(fù)合視頻和s端子視頻信號(hào)。通過(guò)DM642的I2C總線對(duì)的內(nèi)部寄存器編程實(shí)現(xiàn)不同輸出。
1．3 音頻輸入／輸出電路
本系統(tǒng)采用TI的高性能立體聲編解碼器TLV320AIC23(以下簡(jiǎn)稱AIC23)實(shí)現(xiàn)音頻信號(hào)的采集和播放。AIC23與DM642的I／0電壓兼容，可以實(shí)現(xiàn)與DM642的McASP接口無(wú)縫連接。在本系統(tǒng)中，AIC23工作于主模式，左右聲道的采樣字寬均為16bit。數(shù)據(jù)接口為DSP mode模式。通過(guò)I2C總線設(shè)置內(nèi)部寄存器的工作參數(shù)和反饋狀態(tài)信息。
因?yàn)榫W(wǎng)絡(luò)傳輸?shù)墓逃刑攸c(diǎn)，音頻數(shù)據(jù)和視頻數(shù)據(jù)從網(wǎng)絡(luò)攝像機(jī)端到達(dá)監(jiān)控中心不可能是均勻的，如果網(wǎng)絡(luò)攝像機(jī)端不做任何糾正處理，則很難保證音視頻的同步輸出。為了實(shí)現(xiàn)音頻和視頻的采樣同步，本文利用鎖相環(huán)PLLl708，從SAA7115的LLC引腳輸出27MHz時(shí)鐘，經(jīng)PLLl708產(chǎn)生AIC23的主時(shí)鐘MCLK。由于音視頻采樣信號(hào)采用同一個(gè)時(shí)鐘源，就不會(huì)出現(xiàn)音視頻不同步的問(wèn)題。PLLl708的SCKO3引腳輸出默認(rèn)時(shí)鐘頻率18．433MHz，作為AIC23的輸入主時(shí)鐘MCLK。AIC23內(nèi)部采用的時(shí)鐘可通過(guò)設(shè)置寄存器由主時(shí)鐘MCLK分頻得到如圖3。
評(píng)論