PlanAhead 軟件提供了一種解決方案

越來(lái)越多的客戶在賽靈思® PlanAhead™ 設(shè)計(jì)分析工具提供的層次化設(shè)計(jì)方法學(xué)中找到解決方案。PlanAhead 軟件為 FPGA 設(shè)計(jì)流程增加了可視性和控制。通過解決物理方面(介于邏輯綜合和實(shí)現(xiàn)工藝之間)的問題，您可在您的設(shè)計(jì)結(jié)果中實(shí)現(xiàn)性能的提高。

雖然先進(jìn)的 FPGA 綜合產(chǎn)品為幾百萬(wàn)門設(shè)計(jì)提供極高的自動(dòng)優(yōu)化水平，許多設(shè)計(jì)者仍需要具有更多啟發(fā)性的技術(shù)，以達(dá)到最佳性能目標(biāo)。通過提供早期分析和布局規(guī)劃 (floorplanning)功能，PlanAhead 設(shè)計(jì)工具可以施加物理約束，以幫助控制設(shè)計(jì)的初始實(shí)現(xiàn)。實(shí)現(xiàn)后，PlanAhead 軟件可以分析布局和時(shí)序結(jié)果，以改進(jìn)用于完成設(shè)計(jì)的布局規(guī)劃。您可以使用來(lái)自導(dǎo)入結(jié)果的物理約束，在后續(xù)實(shí)現(xiàn)嘗試期間鎖定布局。這些約束可用于創(chuàng)建可重用 IP，連同鎖定布局，一同用于其它設(shè)計(jì)。

PlanAhead 設(shè)計(jì)方法提供了性能、生產(chǎn)力以及結(jié)果的可重復(fù)性。憑借其層次化設(shè)計(jì)流程，PlanAhead 軟件可讓您減少運(yùn)行 PAR 然后返回 RTL 與綜合的反復(fù)次數(shù)。相反

，您可以分析設(shè)計(jì)并在實(shí)現(xiàn)之前解決物理方面的問題。

更少的時(shí)間，更快的結(jié)果

PlanAhead 用戶通常可以實(shí)現(xiàn) 10-15% 的性能提升，有些用戶甚至可以實(shí)現(xiàn)更高。此外，設(shè)計(jì)者還發(fā)現(xiàn)他們可以在一個(gè)緊湊的器件中額外加入 10% 的邏輯。更快的性能與更高的利用率的結(jié)合意味著可以使用更小更便宜的器件，或者以更低的速度等級(jí)實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。

PlanAhead 設(shè)計(jì)工具可在縮短總設(shè)計(jì)時(shí)間的同時(shí)，還在結(jié)果中增加一定的一致性水平。通過利用以前的布局規(guī)劃或增量設(shè)計(jì)技術(shù)，您可以以更少的時(shí)間執(zhí)行設(shè)計(jì)反復(fù)，實(shí)現(xiàn)可重復(fù)的結(jié)果。您還可以利用成功結(jié)果，將它們鎖定下來(lái)或在其它設(shè)計(jì)中重用。

解決真正棘手的性能問題所需要的絕不僅僅是增加新的菜單項(xiàng)或腳本能力。PlanAhead 軟件通過使用各種視圖(見圖 1)展示設(shè)計(jì)數(shù)據(jù)，提供了一個(gè)完整的環(huán)境，使該層次化方法實(shí)現(xiàn)交互并易于使用。這些獨(dú)立的視圖可以相互結(jié)合使用，從而允許您快速識(shí)別和瀏覽關(guān)鍵設(shè)計(jì)對(duì)象和信息。

圖 1：PlanAhead 軟件提供了設(shè)計(jì)的不同視圖，以顯示物理層次、屬性、網(wǎng)表與約束、器件封閉引腳、原理圖及更多。