一種基于AT25T1024 FLASH的高速SPI接口設(shè)計
加入技術(shù)交流群
從設(shè)備選擇寄存器的SS位置“1”時，表示選中從設(shè)備。置“0”表示不選擇任何從設(shè)備，本設(shè)計僅支持一個從設(shè)備。
加載配置數(shù)據(jù)起始寄存器的SPICFGSTART位置“1”時，配置數(shù)據(jù)自動從FLASH中讀取并寫入到DPRAM中，置“0”不進(jìn)行讀FLASH操作。
加載配置數(shù)據(jù)完成寄存器為只讀寄存器，用來判斷數(shù)據(jù)是否已經(jīng)加載完成。
2．5 SPI緩沖區(qū)設(shè)計
圖4所示為主機(jī)可直接訪問的SPI接口內(nèi)部DPRAM發(fā)送和接收數(shù)據(jù)緩沖區(qū)。本文引用地址：http://cafeforensic.com/article/191112.htm
SPI發(fā)送數(shù)據(jù)緩沖區(qū)深度65，數(shù)據(jù)位寬32位，其中地址22’h 3e0600存放訪問AT25F1024存儲器的指令，當(dāng)進(jìn)行寫操作時，從數(shù)據(jù)發(fā)送緩沖區(qū)最低位地址22’h3e0604開始，將數(shù)據(jù)搬運(yùn)出來，串行發(fā)送到AT25F1024存儲器。
SPI接收數(shù)據(jù)緩沖區(qū)深度65，數(shù)據(jù)位寬32位，其中地址22’h3e0400緩存讀取的AT25F1024配置和狀態(tài)信息，偏移地址22’h3e0404～22’ h3e0500緩存指定FLASH讀取的總線配置數(shù)據(jù)數(shù)據(jù)，最大緩存2048位。
3 數(shù)據(jù)搬運(yùn)時間
3．1 主機(jī)寫片外FLASH的時間
本設(shè)計使用的存儲器AT25F1024緩沖數(shù)據(jù)寄存器大小2048位，寫使能需要8個串行時鐘周期，向片外FLASH傳輸2048位數(shù)據(jù)需要2080個串行時鐘周期(包括了32位寫指令的傳輸數(shù)據(jù))，這樣寫一次需要時間為2088個時鐘周期，主機(jī)將1Mbits的FLASH填滿，時間大約為2088 x50ns(串行時鐘40／2MHz)×512 (填滿1Mbits需要512次寫操作)=53．4ms。讀1Mbits的FLASH需要的時間約為2080x50x512=53．2ms。圖5所示為主機(jī)寫片外FLASH時序圖。
3．2 讀取數(shù)據(jù)并加載到片內(nèi)DPRAM的時間
通過SO管腳讀取AT25F1024的過程按下面順序執(zhí)行，當(dāng)片選拉低選擇此器件之后，通過SI線發(fā)送讀指令，后面跟隨要讀的地址(三個字節(jié)地址)，指令傳輸完之后，SI線上的任何數(shù)據(jù)將被忽略。指定地址的數(shù)據(jù)接著被移出到SO線上。如果僅讀取一個字節(jié)，當(dāng)數(shù)據(jù)讀出來之后，CS信號驅(qū)動為高。讀指令繼續(xù)時，字節(jié)地址自動增加，并且數(shù)據(jù)不斷被搬運(yùn)出來。
AT25F1024緩沖數(shù)據(jù)寄存器大小2048位，在本設(shè)計中，寫使能需要32個串行時鐘周期，這樣讀取一次需要時間為2080個時鐘周期，將片內(nèi)DPRAM(DPRAM大小14940字節(jié))填滿，時間大約為2080x50ns(串行時鐘40／2MHZ)x59(填滿片內(nèi)DPRAM需要大約59次讀操作)=6．13ms。
4 結(jié)束語
本文從應(yīng)用的實際需求出發(fā)，在FPGA中實現(xiàn)了對外部FLASH進(jìn)行讀寫的高速SPI接口，并已在某型板卡中成功應(yīng)用。本文重點用有限狀態(tài)機(jī)的形式對各部分的工作原理和實現(xiàn)方法進(jìn)行了描述。在FPGA資源比較緊張，限制管腳的使用數(shù)目，對速率又有比較高的需求的情況下，利用此SPI接口進(jìn)行數(shù)據(jù)的加載或者固化，具有很高的應(yīng)用價值。
評論