摘要：詳細(xì)分析了SVPWM的原理，介紹一種根據(jù)負(fù)載的功率因子來決定電壓空間零矢量的分配與作用時(shí)間的SVPWM算法，使得橋臂開關(guān)在通過其電流最大時(shí)的一段連續(xù)時(shí)間內(nèi)沒有開關(guān)動(dòng)作。這樣在提高開關(guān)頻率的同時(shí)減小了開關(guān)電流，以此得到具有最小開關(guān)損耗的SVPWM算法。Si-mulink仿真結(jié)果驗(yàn)證了理論的正確性，ModelSim的仿真結(jié)果表明該算法在FPGA平臺(tái)上實(shí)現(xiàn)的可行性。
關(guān)鍵詞：逆變器；SVPWM；不連續(xù)調(diào)制；零矢量；最小開關(guān)損耗；FPGA

引言
脈沖調(diào)制技術(shù)(PWM)已被廣泛應(yīng)用于逆變器的設(shè)計(jì)當(dāng)中，電壓空間矢量調(diào)制技術(shù)(SVPWM)與SPWM相比，直流電壓利用率提高了(15.4％)，且利于數(shù)字化實(shí)現(xiàn)。本文介紹了一種基于不連續(xù)調(diào)制的SVPWM算法，可根據(jù)負(fù)載功率因子在不同扇區(qū)內(nèi)靈活放置零電壓矢量，與傳統(tǒng)的連續(xù)調(diào)制SVPWM相比，在增加開關(guān)頻率的同時(shí)減小了開關(guān)電流。仿真結(jié)果也表明這種方法有著最小的開關(guān)損耗。
現(xiàn)場可編程邏輯陣列FPGA是高集成度和高復(fù)雜度的可編程ASIC，具有設(shè)計(jì)靈活、開發(fā)周期短、可靠性高、純硬件并行處理、不占用CPU資源等特點(diǎn)。本文以FPGA硬件平臺(tái)來實(shí)現(xiàn)算法，采用硬件連線實(shí)現(xiàn)軟件算法，實(shí)現(xiàn)真正的并行運(yùn)算，這樣可降低系統(tǒng)對MCU／DSP的速度要求。此外，基于IP核的模塊化設(shè)計(jì)使得系統(tǒng)設(shè)計(jì)靈活，便于升級維護(hù)，滿足更高性能的要求。

1 SVPWM原理
圖1為典型的電壓型三相兩電平逆變器的設(shè)計(jì)，開關(guān)一共有8種不同的狀態(tài)，因此逆變器的輸出電壓可以由這8種不同開關(guān)狀態(tài)來合成。

定義單個(gè)開關(guān)狀態(tài)，三相坐標(biāo)系經(jīng)Clarke變換為復(fù)平面α—β坐標(biāo)系
模長為0稱為零電壓矢量，6種開關(guān)狀態(tài)如圖2所示，電壓矢量空間被6個(gè)有效電壓矢量分為6個(gè)扇區(qū)。