Synopsys與聯華電子合作，以低功耗和DFT功能加強90納米參考流程
針對聯華電子的90納米工藝，Synopsys的 Galaxy®設計平臺業(yè)已通過多電壓
（Multi-Vdd）功能的實戰(zhàn)驗證 

全球電子設計自動化軟件工具（EDA）領導廠商Synopsys（Nasdaq: SNPS）與世界半導體晶圓專工領導者臺灣聯華電子共同宣布，雙方合作以Synopsys的Galaxy™ 設計解決方案平臺為基礎，針對聯華電子的90納米工藝，在參考設計流程中增添了新的功能。

該先進的90納米低功耗設計流程于2005年11月正式推出?，F在，該流程不僅添加了可顯著降低動態(tài)功耗和泄漏的自動多電壓功能，而且還增加了新的可測性設計（DFT）功能。此外，已有的面向制造的設計功能也經過聯華電子的程式庫驗證。這些新增功能有助于IC公司降低復雜低功耗設計的風險，并提高可預測性。

RTL-to-GDSII參考流程可幫助設計人員應對多電壓設計的挑戰(zhàn)，如在90納米產品設計中尤其重要的動態(tài)功耗和泄漏。該參考流程的特色包括電平轉換單元(level shifter)的插入、布局、優(yōu)化與驗證、也包括電壓分區(qū)（VA:Voltage Area）的創(chuàng)建與電壓分區(qū)自動識別(VA-aware)的物理優(yōu)化、時鐘樹綜合及布線。時序收斂流程包括采用多電壓物理驗證的信號完整性預防、修復和sign-off。此外，該流程還包括全芯片功耗分析與功耗網絡(power network)分析，以確保設計的低功耗完整性。參考設計流程中還包括Synopsys的DFT MAX掃描壓縮自動化解決方案，這有助于實現更高的測試質量，縮短測試程序的耗時。90納米參考設計流程還加上了Synopsys的DFM技術，包括冗余導通孔的插入、導通孔群(via-farm)/導通孔陣(via-array)的規(guī)則和時序驅動的金屬填充。

為驗證參考流程的效率，Synopsys專業(yè)服務部的設計顧問與聯華電子的工程師們協(xié)作，用開放源32位RISC微處理器核，設計了一塊測試芯片。該芯片經聯華電子的程式庫驗證，被分成多電壓分區(qū)，并采用先進的低功耗參考流程予以實現。微處理器核包括一個符合32位RISC CPU的SPARC-V8、標準AMBA系統(tǒng)總線、10/100 Ethernet MAC和標準PCI接口。該芯片可針對其它數字和/或模擬/混合信號IP模塊，可非常容易地配置和擴展。


聯華電子IP與設計支持部總監(jiān)劉康懋(Ken Liou)表示：“我們與Synopsys之間的成功合作，為我們的客戶提供了經過驗證的90納米參考流程，可降低風險、并加快產品上市。與Synopsys專業(yè)服務團隊的持續(xù)合作，也確保了Galaxy®設計平臺的性能和能力可與聯華電子最先進的工藝流程實現完美協(xié)作?！?

Synopsys戰(zhàn)略市場開發(fā)副總裁Rich Goldman表示：“Synopsys一直在與聯華電子這樣的世界級晶圓專工企業(yè)合作，確保我們共同的客戶能夠用上成熟、滿足低功耗和DFM需求的流程。我們的協(xié)作有助于確保Galaxy®設計平臺為聯華電子的客戶提供完善、可靠的RTL-to-GDSII設計流程。隨著向深亞微米工藝的邁進和發(fā)展，我們將繼續(xù)與聯華電子合作，以應對未來的挑戰(zhàn)。”