回放過程類似于采集過程，不同的是數(shù)據(jù)進行拼接合路后被送入虛擬FIFO。該虛擬FIFO的主要作用是緩存定量數(shù)據(jù)以確?；胤诺男盘柾暾B續(xù)，其主要由DDR3和FIFO構(gòu)成，可實現(xiàn)多種位寬和多種速率的數(shù)據(jù)緩存^[11]。如圖4所示。上行FIFO和下行FIFO主要負責(zé)數(shù)據(jù)位寬和時鐘速率的轉(zhuǎn)換，F(xiàn)IFO控制器負責(zé)DDR3控制器核以及其它兩個FIFO的讀寫控制。具體框圖如圖4所示。

4 實驗結(jié)果與分析

　　為了驗證系統(tǒng)傳輸?shù)目煽啃?，我們配置ADS42JB69為遞增碼測試模式，并將采集部分后端的GTX與回放部分前端的GTX相連，完成整個系統(tǒng)的驗證。結(jié)果如圖5所示。

　　圖5所示為采集信號做信道化后發(fā)送至GTX的數(shù)據(jù)圖，其中TRIG1為ADC發(fā)送的遞增碼，TRIG2為信道化后送至GTX的數(shù)據(jù)。兩路數(shù)據(jù)拼起來剛好就是一路完整的遞增碼。圖6所示為發(fā)送數(shù)據(jù)和回放數(shù)據(jù)的對比圖，圖中ERROR_CNT為0表明信道化過程誤碼率為0，DATA_OUT是DTAT_IN延遲一段時間后的結(jié)果，實現(xiàn)了高速數(shù)據(jù)流穩(wěn)定可靠傳輸。

　　設(shè)置ADS42JB69為正常工作模式，輸入信號頻率為10MHz的單載頻信號，輸入和輸出對比結(jié)果如圖7所示。從圖中可以看出，誤碼率為0，輸出結(jié)果也很理想。

　　圖8 所示為采集的數(shù)字信號進行回放所得信號及其頻譜，上方信號為ADC采集的信號，下方信號為經(jīng)過信道化后回放的信號。從頻譜圖可以看出信號頻率在10MHz，主瓣與旁瓣相差38.8dB，達到項目的性能要求。整個系統(tǒng)高效快速地實現(xiàn)了雷達中頻信號的采集以及回放。

5 結(jié)束語

　　隨著雷達工作環(huán)境越來越復(fù)雜，對現(xiàn)場電磁信號的采集與重現(xiàn)工作也變得越來越重要。面對并行傳輸高速數(shù)據(jù)流方式誤碼率居高不下的瓶頸，本文提出了一種基于高速串行接口的雷達中頻信號采集回放系統(tǒng)并上板得以驗證。該系統(tǒng)利用JESD204B接口與GTX接口的兼容性，完成了雙通道模擬信號高速高精度采集/回放以及穩(wěn)定可靠傳輸，不僅使得高速數(shù)據(jù)流的傳輸成為可能，而且催生了采樣速率更高的模數(shù)轉(zhuǎn)換器。系統(tǒng)設(shè)計簡單、數(shù)據(jù)處理方式靈活和通用性強，對高頻雷達信號采集和高速采集數(shù)據(jù)傳輸有積極的影響。

參考文獻:

　　[1]田耕,胡彬,徐文波.Xilinx ISE Design suite 10.x FPGA開發(fā)指南[M].北京:人民郵電出版社,2008.

　　[2]JonathanHarris.JESD204標準解析[J].今日電子: 2012,(12):31-33.

　　[3]JEDEC. Serial Interface for Data Converters[S].USA:JEDEC,2012:1 -145.

　　[4]Xilinx. Virtex-6 Family Overview[EB].USA:Xilinx,2009.

　　[5]李坤,朱紅.virtex-6 GTX高速串行傳輸原理與仿真[J].大眾科技:2010.

　　[6]Xilinx. Virtex-6 FPGA GTX Transceivers User Guide [EB]. USA:Xilinx,2009.

　　[7]TI. ads42jb69 [Z].USA:TI,2012.

　　[8]Analog.AD9142 [Z].USA:Analg,2012.

　　[9]Xilinx.FIFO Generator v4.4 User Guide[EB].USA:Xilinx,2008.

　　[10]席鵬飛,范曉星,冉焱,等.基于RocketIO的FPGA互連研究及應(yīng)用[J].電子科技,2015.

　　[11]徐文波. Xilinx FPGA開發(fā)實用教程[M].第2版.北京:清華大學(xué)出版社,2012.

本文來源于中國科技期刊《電子產(chǎn)品世界》2016年第5期第73頁，歡迎您寫論文時引用，并注明出處。