摘要：短波發(fā)射機(jī)自動(dòng)功率控制中，算法設(shè)計(jì)缺陷或反饋控制系統(tǒng)故障可能導(dǎo)致輸出波形失真，甚至產(chǎn)生毛刺，損壞發(fā)射機(jī)功放或降低功放輸出效率。針對(duì)短波發(fā)射機(jī)自動(dòng)功率控制波形檢測(cè)采集分析中的數(shù)據(jù)交互量大、實(shí)時(shí)性要求高等特點(diǎn)，提出了一種自動(dòng)功率控制異常時(shí)波形實(shí)時(shí)采集設(shè)計(jì)方案。實(shí)驗(yàn)表明，本設(shè)計(jì)不僅靈活可靠，且能滿足大量數(shù)據(jù)的實(shí)時(shí)交換要求。

引言

　　音頻信號(hào)進(jìn)入發(fā)射機(jī)經(jīng)過調(diào)制后，通過信道功率控制使調(diào)制信號(hào)輸出電壓值逼近功放理想輸入值，從而提高功放效率。信道功率控制主要包括自動(dòng)增益控制(AGC)與自動(dòng)電平控制(ALC)。

　　實(shí)際工作中，調(diào)制信號(hào)經(jīng)過信道功率控制后會(huì)有各種不同的瞬態(tài)響應(yīng)，可能產(chǎn)生毛刺或發(fā)生包絡(luò)失真，從而降低通信質(zhì)量，增大誤碼率，嚴(yán)重的可能損壞功放^[1]。分析射頻信號(hào)的毛刺等高頻信號(hào)的變化特性、功率上升時(shí)間、包絡(luò)長(zhǎng)期穩(wěn)定性等參數(shù)，發(fā)現(xiàn)射頻信號(hào)采集分析系統(tǒng)可以檢測(cè)通信設(shè)備功率控制中是否存在設(shè)計(jì)缺陷或發(fā)生故障。這對(duì)于保證通信質(zhì)量和保護(hù)功放，具有重要意義。

　　由于毛刺等高頻信號(hào)的變化特性往往是瞬態(tài)的，因此，對(duì)采樣檢測(cè)系統(tǒng)的采樣率和處理速度提出了較高要求。此外，由于信號(hào)包絡(luò)變化慢，延續(xù)時(shí)間長(zhǎng)，因此，包絡(luò)失真檢測(cè)系統(tǒng)的存儲(chǔ)容量足夠大。

　　為實(shí)現(xiàn)整個(gè)系統(tǒng)功能，需要FPGA和DSP作為下位機(jī)，以完成毛刺檢測(cè)這類“高頻”信號(hào)特征檢測(cè)，并可將發(fā)現(xiàn)的異常波形標(biāo)記后返回上位機(jī)。另外，由PC完成大存儲(chǔ)量、低速的“低頻”信號(hào)特征(包絡(luò)失真等)檢測(cè)。上位機(jī)與下位機(jī)之間的數(shù)據(jù)交互量大，實(shí)時(shí)性要求高，因此，需要一種數(shù)據(jù)傳輸更為可靠、傳輸速率更快的上位機(jī)與下位機(jī)之間的通信方案。

　　本文設(shè)計(jì)了一款可實(shí)現(xiàn)上位機(jī)與下位機(jī)大量數(shù)據(jù)實(shí)時(shí)傳輸?shù)耐ㄐ畔到y(tǒng)。下位機(jī)由DSP與FPGA構(gòu)成，完成數(shù)字信號(hào)的初步處理，其中DSP完成復(fù)雜算法及控制任務(wù)，F(xiàn)PGA完成實(shí)時(shí)性要求高、運(yùn)算量大的毛刺識(shí)別等高速信號(hào)處理。上位機(jī)程序則利用MATLAB編程，完成實(shí)時(shí)性要求不高但數(shù)據(jù)量較大的信號(hào)處理及顯示控制任務(wù)。上位機(jī)與ARM之間通過以太網(wǎng)連接，基于UDP協(xié)議實(shí)現(xiàn)。ARM通過HPI接口控制DSP，實(shí)現(xiàn)數(shù)據(jù)采集和命令控制。

1 總體設(shè)計(jì)

1.1 系統(tǒng)結(jié)構(gòu)

　　PC機(jī)的各類并行總線通常無法直接連接機(jī)外高速并口設(shè)備，如各類DSP的高速主機(jī)接口(HPI，Host Port Interface)。本文采用ARM作為DSP與PC之間的橋梁。PC與ARM之間采用以太網(wǎng)通信方式，ARM與DSP在同一電路板上集成，從而解決了并行高速總線的連接問題，使系統(tǒng)設(shè)計(jì)簡(jiǎn)潔，應(yīng)用方便，同時(shí)滿足高速數(shù)據(jù)傳輸?shù)囊蟆?/p>

　　圖1顯示了系統(tǒng)的硬件結(jié)構(gòu)框圖。從圖1中可以看出，上位機(jī)通過網(wǎng)線連接ARM，ARM控制DSP的主機(jī)接口，AD采樣的大量數(shù)據(jù)經(jīng)過FPGA做相應(yīng)處理后返回給DSP的EMIF接口。數(shù)據(jù)采集系統(tǒng)中，F(xiàn)PGA與ARM由各自晶振提供時(shí)鐘，F(xiàn)PGA對(duì)晶振頻率做鎖相處理后給DSP和A/D提供時(shí)鐘。

　　系統(tǒng)中，ARM控制板基于TI公司的LM3S9B96芯片;FPGA采用ALTERA公司StratixⅡ系列的EP2SGX30D;DSP選用了TI公司的TMS320C6416。

1.2 工作流程

　　上位機(jī)與DSP完成一次通信的工作流程如圖2所示。從上位機(jī)發(fā)出的命令被處理成UDP報(bào)文形式后，經(jīng)過以太網(wǎng)連接器與控制器進(jìn)入ARM，再經(jīng)過UDP協(xié)議解析后被轉(zhuǎn)發(fā)送至DSP。由于ARM直接控制HPI接口，因此，命令轉(zhuǎn)發(fā)過程即是ARM改寫DSP的RAM空間的過程。DSP收到命令后將解析報(bào)文，執(zhí)行命令。執(zhí)行完命令后，DSP將要返回給上位機(jī)的數(shù)據(jù)寫到之前定義好的RAM空間內(nèi)。ARM之后將訪問DSP的RAM空間，即進(jìn)行讀操作，將該數(shù)據(jù)整理成UDP報(bào)文形式，并通過網(wǎng)口轉(zhuǎn)發(fā)給上位機(jī)。DSP與ARM之間采用中斷方式通知對(duì)方新數(shù)據(jù)或命令的到來。

2 硬件設(shè)計(jì)

2.1 ARM控制板設(shè)計(jì)

　　ARM開發(fā)板硬件設(shè)計(jì)如圖3所示。本設(shè)計(jì)中的ARM開發(fā)板是基于TI公司的LM3S9B96芯片，其硬件模塊主要包括1個(gè)看門狗復(fù)位電路、1個(gè)網(wǎng)絡(luò)變壓器以及2個(gè)晶體振蕩器。

　　LM3S9B96的時(shí)鐘來源是主振蕩器(MOSC)或16MHz內(nèi)部振蕩器(IOSC)。最終產(chǎn)生的系統(tǒng)時(shí)鐘用于Cortex-M3處理器內(nèi)核以及大多數(shù)片內(nèi)外設(shè)。本設(shè)計(jì)中，主振蕩器通過外部單端時(shí)鐘源連接到OSC0輸入引腳，以提供頻率精準(zhǔn)的時(shí)鐘源。

　　看門狗復(fù)位電路是一個(gè)定時(shí)器電路。正常工作的MCU每隔一段時(shí)間輸出一個(gè)復(fù)位信號(hào)到看門狗復(fù)位電路輸入端，給WDT清零。若超過規(guī)定時(shí)間未發(fā)送復(fù)位信號(hào)(一般在程序陷入死循環(huán)時(shí))，WDT定時(shí)超過后，看門狗電路就會(huì)發(fā)出一個(gè)復(fù)位信號(hào)到MCU，使MCU復(fù)位，防止MCU死機(jī)^[2]。

　　LM3S9B96芯片集成了MAC和PHY功能，只需要連接集成變壓器的RJ45網(wǎng)口和必要的阻容器件，便可以實(shí)現(xiàn)以太網(wǎng)通信。

2.2 DSP主機(jī)接口(HPI)設(shè)計(jì)

　　上位機(jī)通過ARM可訪問主機(jī)接口(HPI)。主機(jī)接口是主設(shè)備或主處理器與DSP的通信接口。在C6x系列DSP中，主機(jī)接口是一個(gè)16位或者32位寬的并行端口，可以實(shí)現(xiàn)并行高速數(shù)據(jù)傳輸[3]。上位機(jī)掌管該接口的控制權(quán)。通過上位機(jī)不僅可以直接訪問DSP所有的存儲(chǔ)空間，而且可以直接訪問DSP片內(nèi)存儲(chǔ)空間映射的外圍設(shè)備。

　　系統(tǒng)硬件連接如圖4所示。本設(shè)計(jì)中，ARM的地址線AMR_A[4:1]復(fù)用為HPI接口的控制信號(hào)。HCNTL[1:0]用作接口功能選擇，用來區(qū)分外部主機(jī)當(dāng)前訪問的HPI寄存器種類[4]。

　　表1描述了主機(jī)訪問HPI寄存器的選擇信號(hào)HCNTL[1:0]。HR/W信號(hào)決定當(dāng)前對(duì)HPI接口是讀或?qū)懙牟僮鳌?nèi)部HPI選通信號(hào)來源于3個(gè)輸入信號(hào)HCS、HDS1和HDS2。HCS輸入用于使能HPI、HDS1和HDS2信號(hào)控制著HPI的數(shù)據(jù)傳輸。通過這些信號(hào)控制線可以順利實(shí)現(xiàn)HPI的讀/寫操作。

　　上位機(jī)通過網(wǎng)口與ARM開發(fā)板連接，信號(hào)均為差分輸入，差分輸出。

2.3 射頻信號(hào)采集

　　射頻信號(hào)采集采用ADI公司的AD9637實(shí)現(xiàn)。AD9637可同步將8路模擬射頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，轉(zhuǎn)換精度有10bit與12bit可選，轉(zhuǎn)換速率最高可達(dá)80MSPS，最大數(shù)據(jù)量為480MSPS，用戶可通過芯片的SPI控制口對(duì)AD9637進(jìn)行設(shè)置。

　　本設(shè)計(jì)中，DSP通過FPGA實(shí)現(xiàn)SPI接口與AD9637通信。考慮到實(shí)際采樣信號(hào)為2M～30M的短波射頻信號(hào)，設(shè)置AD采樣時(shí)鐘為62.5MHz，并使用斬波(CHOP)模式，從而使其具有較小的低頻分量。

3 軟件設(shè)計(jì)

3.1 基于MATLAB的上位機(jī)軟件設(shè)計(jì)

　　上位機(jī)程序基于MATLAB R2012a開發(fā)。利用MATLAB圖形用戶接口開發(fā)環(huán)境(GUIDE)可以方便地建立GUI對(duì)象，同時(shí)建立M文件框架。用戶在該框架下編寫GUI組件的回調(diào)函數(shù)，可以控制并決定GUI對(duì)用戶操作的響應(yīng)。

　　本設(shè)計(jì)中，DSP負(fù)責(zé)實(shí)時(shí)高速采樣的分析。DSP將采樣數(shù)據(jù)發(fā)送至上位機(jī)，MATLAB負(fù)責(zé)大量非實(shí)時(shí)低速信號(hào)的分析。上位機(jī)與ARM之間的通信基于UDP協(xié)議，即用戶數(shù)據(jù)報(bào)協(xié)議。UDP協(xié)議提供面向事務(wù)的簡(jiǎn)單不可靠信息傳送服務(wù)，屬于傳輸層協(xié)議。雖然UDP不提供數(shù)據(jù)包分組、組裝，不能對(duì)數(shù)據(jù)包進(jìn)行排序，在網(wǎng)絡(luò)環(huán)境較差的情況下存在丟包問題，但其有簡(jiǎn)單、高效的優(yōu)點(diǎn)。在本設(shè)計(jì)中，PC與ARM通過網(wǎng)線連接，傳輸距離不遠(yuǎn)，網(wǎng)絡(luò)質(zhì)量較好，不必考慮丟包問題。

　　UDP報(bào)文一般分為首部和數(shù)據(jù)區(qū)兩部分。本設(shè)計(jì)中，首部?jī)?nèi)容包括源端口、目的端口、報(bào)文長(zhǎng)度與校驗(yàn)和^[5]。MATLAB軟件提供了UDP對(duì)象的創(chuàng)建函數(shù)。本設(shè)計(jì)在此基礎(chǔ)上設(shè)計(jì)了頂層協(xié)議，并根據(jù)協(xié)議編寫了數(shù)據(jù)讀取程序，將讀取到的數(shù)據(jù)打印或存入工作空間，進(jìn)行包絡(luò)失真等檢測(cè)^[6]。

　　在上位機(jī)給DSP下達(dá)命令前，需要對(duì)發(fā)送端與接收端的參數(shù)進(jìn)行設(shè)置。參數(shù)設(shè)置包括本地IP地址、本地發(fā)送端與接收端端口號(hào)、遠(yuǎn)端IP地址、遠(yuǎn)端數(shù)據(jù)發(fā)送端和接收端的端口號(hào)?；緟?shù)設(shè)置完畢后，將設(shè)置接收端緩存大小。然后，打開接收數(shù)據(jù)端UDP，在后臺(tái)等待下位機(jī)數(shù)據(jù)。

　　上位機(jī)發(fā)送命令時(shí)，預(yù)先設(shè)置發(fā)送數(shù)據(jù)端緩存大小;打開發(fā)送數(shù)據(jù)端UDP后，發(fā)送命令;數(shù)據(jù)發(fā)送完成后，關(guān)閉發(fā)送數(shù)據(jù)端UDP。

3.2 下位機(jī)軟件設(shè)計(jì)

3.2.1 ARM控制板軟件設(shè)計(jì)

　　本設(shè)計(jì)中，ARM主要負(fù)責(zé)上位機(jī)與DSP之間的通信，以Keil uVision4作為開發(fā)環(huán)境，C++語言為開發(fā)語言。

　　在實(shí)現(xiàn)上位機(jī)與DSP通信前，ARM先進(jìn)行初始化。初始化過程包括設(shè)置系統(tǒng)時(shí)鐘、EPI總線初始化、設(shè)置本地IP、目標(biāo)IP及物理地址等參數(shù)，設(shè)置回調(diào)函數(shù)響應(yīng)中斷、定時(shí)器初始化以及清中斷。設(shè)計(jì)中定義的回調(diào)函數(shù)包括ARM向DSP轉(zhuǎn)發(fā)命令函數(shù)與ARM向上位機(jī)轉(zhuǎn)發(fā)數(shù)據(jù)函數(shù)。定義完回調(diào)函數(shù)后，回調(diào)函數(shù)的函數(shù)指針會(huì)注冊(cè)給調(diào)用者。當(dāng)收到來自上位機(jī)或DSP的中斷后，ARM將使用函數(shù)指針調(diào)用指定的回調(diào)函數(shù)對(duì)事件進(jìn)行處理[7]。

　　初始化完成后，ARM的IP地址、HPI接口控制寄存器、地址寄存器的初始值均設(shè)置完畢，開始等待上位機(jī)發(fā)來的命令，即等待中斷的過程。DSP返回?cái)?shù)據(jù)給ARM前，同樣也會(huì)給ARM硬中斷，從而通知ARM對(duì)DSP進(jìn)行讀操作。當(dāng)收到來自上位機(jī)或DSP的中斷后，ARM會(huì)根據(jù)特定中斷調(diào)用事先定義好的回調(diào)函數(shù)，實(shí)現(xiàn)命令或數(shù)據(jù)的透?jìng)?sup>[8]。

3.2.2 DSP主機(jī)接口控制軟件設(shè)計(jì)

　　HPI接口通過EDMA控制器與內(nèi)存空間相連，因此，上位機(jī)訪問DSP內(nèi)存空間時(shí)不需要DSP的CPU參與。主機(jī)通過操作3種不同的HPI寄存器實(shí)現(xiàn)對(duì)DSP內(nèi)存的訪問，分別為控制寄存器(HPIC)、地址寄存器(HPIA)和數(shù)據(jù)寄存器(HPID)^[9]。

　　中斷后，ARM將執(zhí)行之前定義好的回調(diào)函數(shù)，接收UDP報(bào)文并解析。上位機(jī)既可以通過網(wǎng)口給ARM發(fā)送命令，也可給DSP發(fā)送命令。ARM收到來自上位機(jī)的中斷后，會(huì)先將命令解析，分析是否是給自己的命令。若是，則將命令透?jìng)鹘oDSP。ARM透?jìng)髅罱oDSP時(shí)，將訪問DSP的RAM地址，命令內(nèi)容寫入相應(yīng)寄存器，并改寫控制寄存器，通知DSP訪問該空間并執(zhí)行命令。DSP執(zhí)行完命令后，將數(shù)據(jù)寫入之前定義好的RAM內(nèi)，拉低HINT，通知ARM訪問該空間并將數(shù)據(jù)轉(zhuǎn)發(fā)給上位機(jī)。ARM收到上位機(jī)命令后的工作流程如圖5所示。

4 實(shí)驗(yàn)驗(yàn)證

　　本文通過對(duì)下位機(jī)數(shù)據(jù)發(fā)送包計(jì)數(shù)與上位機(jī)數(shù)據(jù)接收包計(jì)數(shù)進(jìn)行統(tǒng)計(jì)對(duì)比，得出此通信方案的可靠性。經(jīng)過多次實(shí)驗(yàn)對(duì)比，部分收發(fā)數(shù)據(jù)包計(jì)數(shù)統(tǒng)計(jì)如表2所示?？梢姡衔粰C(jī)收包計(jì)數(shù)與下位機(jī)發(fā)包計(jì)數(shù)結(jié)果基本一致，說明本通信設(shè)計(jì)方案可靠性高，且滿足大量數(shù)據(jù)實(shí)時(shí)交換的要求。

5 結(jié)語

　　本文設(shè)計(jì)并實(shí)現(xiàn)了一種以ARM為橋梁實(shí)現(xiàn)上位機(jī)與DSP通信的嵌入式系統(tǒng)，給出了系統(tǒng)設(shè)計(jì)總框圖，介紹了ARM與DSP通信接口設(shè)計(jì)、上位機(jī)程序設(shè)計(jì)以及系統(tǒng)開始工作后信號(hào)在系統(tǒng)中的處理及流程。本文設(shè)計(jì)的通信結(jié)構(gòu)高速、穩(wěn)定且易于調(diào)試，可推廣應(yīng)用到各種信號(hào)采集和控制系統(tǒng)的設(shè)計(jì)中。

參考文獻(xiàn)：

　　[1]趙儉,張效義,于永莉.突發(fā)通信模式下數(shù)字自動(dòng)增益控制的FPGA實(shí)現(xiàn)[J].艦船科學(xué)技術(shù),2006,28(03):53-55.

　　[2]孫雪飛,胡巍.例說TI ARM Cortex-M3--基于LM3S9B96[M].北京:北京航空航天大學(xué)出版社,2013.

　　[3]汪安民,張松燦,常春藤.TMS320C6000 DSP實(shí)用技術(shù)與開發(fā)案例[M].北京:人民郵電出版社,2008.

　　[4]熊斌,趙曙光,郭星明.一種多路視頻處理系統(tǒng)新方案[J].通信技術(shù),2011,44(05):116-118.

　　[5]蔡鈞,段文偉,付俊杰等.一種改進(jìn)的DCS通信接口方案及應(yīng)用[J].自動(dòng)化儀表,2011,32(08):50-52.

　　[6]Chia-han Y,Gulnara Z,Yang Chen-Wei,et al.Cosimulation Environment for Event-Driven Distributed Controls of Smart Grid[J].IEEE Transactions on Industrial Informatics,2013,9(03):1423-1435.

　　[7]裴科,張剛.一種互補(bǔ)性多處理器系統(tǒng)中OS間通信接口設(shè)計(jì)[J].計(jì)算機(jī)工程與應(yīng)用,2010,46(17):60-62.

　　[8]曹理發(fā).基于ARM+DSP的視頻處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].武漢:武漢理工大學(xué),2008.

　　[9]吳劍劍.一種基于ARM+FPGA+DSP嵌入式實(shí)時(shí)圖像處理平臺(tái)設(shè)計(jì)與實(shí)施[D].武漢:華中科技大學(xué),2012.

本文來源于中國科技期刊《電子產(chǎn)品世界》2016年第8期第38頁，歡迎您寫論文時(shí)引用，并注明出處。