4.2 低頻無須量測Z0，高速才會用到TDR

當訊號方波的波長(λ讀音Lambda)遠超過板面線路之長度時，則無需考慮到反射與阻抗控制等高速領域中的麻煩問題。例如早期1989年速度不快的CPU，其時脈速率僅10MHz而已，當然不會發(fā)生各種訊號傳輸?shù)膹碗s問題。然而，目前的Pentium Ⅳ其內(nèi)頻卻已高達1.7GHz自然就會問題叢生，相較當年之巨大差異，豈僅是霄壤云泥而已! 由波動公式可知上述當年10MHz方波之波長為： 　　但當DRAM晶片組的時脈速率已躍升到800MHz，其方波之波長亦將縮短到37.5cm;而P-4 CPU之速度更高達1.7GHz其波長更短到17.6cm，則其PCB母板上兩者之間傳輸?shù)耐忸l，也將加速到400MHz與波長75cm之境界。可知此等封裝載板(Substrate)中的線長，甚至母板上的的線長等，均已*近到了訊號的波長，當然就必須要重視傳輸線效應，也必須要用到TDR的測量了。

4.3 TDR由來已久

利用時域反射儀量測傳輸線的特性阻抗(Z0)值，此舉并非新興事物。早年即曾用以監(jiān)視海底電纜(Submarine Cable)的安全，隨時注意其是否發(fā)生傳輸品質(zhì)上的“不連續(xù)(Disconnection)的問題。目前才逐漸使用于高速電腦領域與高頻通訊范疇中。

4.4 CPU載板的TDR測試

主動元件之封裝(Packaging)技術近年來不斷全面翻新加速進步，70年代的C-DIP與P-DIP雙排腳的插孔焊裝(PTH)，目前幾已絕跡。80年金屬腳架(Lead Frame)的QFP(四邊伸腳)或PLCC(四邊勾腳)者，亦漸從HDI板類或手執(zhí)機種中迅速減少。代之而起的是有機板材的底面格列(Area Array)球腳式的BGA或CSP，或無腳的LGA。甚至連晶片(Chip)對載板(Substract)的彼此互連(Interconnection)，也從打金線(Wire Bond)進步到路徑更短更直接的“覆晶”(Flip Chip; FC)技術，整體電子工業(yè)沖鋒之快幾乎已到了瞬息萬變!

Hioki公司2001年六月才在JPCA推出的“1109 Hi Tester”，為了對1.7GHz高速傳輸FC/PGA載板在Z0方面的正確量測起見，已不再使用飛針式(Flying probe)快速移動的觸測，也放棄了SMA探棒式的TDR手動觸測(Press-type)的做法。而改采固定式高頻短距連纜，與固定式高頻測針的精準定位，而在自動移距及接觸列待測之落點處，進行全無人為因素干擾的高精密度自動測試。

在CCD攝影鏡頭監(jiān)視平臺的XY位移，及Laser高低感知器督察Z方向的落差落點，此等雙重精確定位與找點，再加上可旋轉(zhuǎn)式接觸式測針之協(xié)同合作下，得以避免再使用傳統(tǒng)纜線、連接器、與開關等仲介的麻煩，大幅減少TDR量測的誤差。如此已使得“1109HiTESTER”在封裝載板上對Z0的量測，遠比其他方法更為精確。

實際上其測頭組合，是采用一種四方向的探針組(每個方向分別又有1個Signal及2個Gnd)。在CCD一面監(jiān)視一面進行量測下，其數(shù)據(jù)當然就會更為準確。且溫度變化所帶來的任何誤差，也可在標準值陶瓷卡板的自動校正下減到最低。

4.5 精確俐落大小咸宜

此款最新上市的1109，不但能對最高階封裝載板的CPU進行Z0量測，且對其余的高價位CSP、BGA、FC等，也都能在游刃有余下完成逐一精測。其之待測尺寸更可從10mm×10mm的微小，一躍而至到500mm×600mm的巨大，劇變情勢下均能應對裕如令人激賞。未來業(yè)界也許還要對 Coupon以外的實際訊號線要求量測Z0.