接著，我們固定Pkg厚度為0.15mm，分別改變PCB厚度為0.15mm、0.4mm、0.8mm、1.6mm，PCB厚度對(duì)S參數(shù)的影響結(jié)果如圖13所示，可以看到PCB電源層厚度對(duì)整體趨勢(shì)影響并不大，只有低頻部分少有差異，厚度增加第一個(gè)零點(diǎn)小高頻移動(dòng)，高頻部分只稍有差異。

　　圖13 不同PCB電源層厚度對(duì)|S21|的影響

　　電容擺放距離的影響

　　我們知道去耦電容的位置距離噪聲源越近越好，因?yàn)槟軠p少電容到噪聲源之間的電感值，讓電容更快的吸收突波，降低噪聲，達(dá)到穩(wěn)定電壓的作用。同樣降低電源層厚度能減小電源平面寄生電感，也能起到相同作用。在模擬上我們改變電容在封裝上和測(cè)試點(diǎn)之間的距離，分別為1.7cm和0.2cm，Pkg和PCB電源層厚度分兩種情況，第一種Pkg 0.15mm和PCB 0.7mm，第二種情況，Pkg1.6mm和PCB 0.7mm，電容100nF、ESR 0.04ohm、ESL 0.63nH。

　　圖14 電容與測(cè)試點(diǎn)的距離

　　圖15 不同電容與測(cè)試點(diǎn)的距離|S21|模擬結(jié)果

　　由模擬結(jié)果得知，當(dāng)因?yàn)?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/封裝">封裝結(jié)構(gòu)或繞線問(wèn)題，不能把電容放置在噪聲源附近是，我們可以藉由減低Pkg電源層厚度，減少噪聲的影響。

　　四、結(jié)論

　　最后，我們對(duì)高速數(shù)字電路如何中抑制噪聲做一總結(jié)。首先，去耦電容的理想位置是放置在Pkg上;ESR增大雖能把極點(diǎn)鏟平，但也會(huì)導(dǎo)致共振頻率深度變淺，電容充放電時(shí)間增大，會(huì)失去降低電源平面阻抗的功能;電容ESL增大會(huì)加快共振點(diǎn)后阻抗上升速度，所以ESL越低越好;電容數(shù)量越多越好，電容墻可以提高隔離效果;電容容值的選擇，需要根據(jù)噪聲頻段來(lái)選擇，盡量不要多容值混用，雖然這樣能增加噪聲抑制的頻寬，但也會(huì)增加共振點(diǎn)數(shù)量，如果噪聲剛好落在共振點(diǎn)上，疊加的效果可能會(huì)更嚴(yán)重;PCB電源平面厚度對(duì)Pkg上的S參數(shù)幾乎沒(méi)有影響，但在低頻，Pkg上板層厚度卻會(huì)影響PCB耦合上來(lái)的噪聲大小，Pkg板層越薄耦合上來(lái)的噪聲越小;高頻部分，主要受封裝影響，Pkg板層越薄，|S21|值越小。