在今年即將于美國(guó)加州舉行的國(guó)際電子元件會(huì)議(IEDM)上，來(lái)自三星(Samsung)、東芝(Toshiba)、海力士(SK Hynix)等公司的研究團(tuán)隊(duì)預(yù)計(jì)將發(fā)表多項(xiàng)有關(guān)磁阻式隨機(jī)存取記憶體(MRAM)的最新發(fā)展。

　　此外，三星的研發(fā)團(tuán)隊(duì)以及旗下LSI業(yè)務(wù)部門(mén)顯然也將再次發(fā)表其致力于開(kāi)發(fā)MEMS的最新成果。

　　三星將分別透過(guò)口頭簡(jiǎn)報(bào)以及海報(bào)展示雙管齊下的方式，介紹在28nm CMOS邏輯制造制程中嵌入8Mbit自旋傳輸(STT) MRAM等主題。在該公司發(fā)表的論文主題中，研究人員們將這種電路形容為具有“高度功能性且十分可靠”。在其摘要中并補(bǔ)充：該公司采用包括創(chuàng)新整合、材料堆疊與圖案化技術(shù)等途徑，成功地將垂直式磁穿隧接面(pMTJ)記憶體單元陣列嵌入于銅金屬后端，而不至于發(fā)生開(kāi)路故障，同時(shí)，磁性能也并未發(fā)生嚴(yán)重退化現(xiàn)象。

　　這種pMTJ記憶體單元采用氧化鎂/鈷鐵硼(MgO/CoFeB)堆疊，可在完全整合后達(dá)到180%的穿隧磁阻值。離子束蝕刻技術(shù)用于降低至低于1ppm的短路故障;有趣的是看到離子束蝕刻技術(shù)對(duì)于生產(chǎn)吞吐量的影響。此外，嵌入式MRAM巨集具有側(cè)面感應(yīng)邊界限制，資訊儲(chǔ)存在攝氏85度下可保留達(dá)10年。

　　依據(jù)制造經(jīng)濟(jì)來(lái)看，這可能是針對(duì)低功耗微控制器(MCU)和SoC進(jìn)行選擇的過(guò)程，因?yàn)樗鼈兙哂星袚Q和保留資料的能力。

　　而從獨(dú)立式記憶體端來(lái)看，海力士與東芝的研發(fā)團(tuán)隊(duì)預(yù)計(jì)將在IEDM上發(fā)表首款4Gbit STT-MRAM。其發(fā)展是根據(jù)面積為9F2的記憶體單元，十分接近于DRAM記憶體的尺寸。該設(shè)計(jì)針對(duì)高隧電阻比而最佳化其pMTJ，因而需要低開(kāi)關(guān)電流。此外，研究團(tuán)隊(duì)也將介紹克服與制程有關(guān)缺陷導(dǎo)致寫(xiě)入錯(cuò)誤的各種技術(shù)。

　　Everspin Technologies Inc.在今年的Electronica展示基于1Gbit pMTJ的MRAM。

　　此外，同樣值得注意的是，美國(guó)加州大學(xué)洛杉磯分校電子工程系教授Pedram Khalili-Amiri也是這款MRAM技術(shù)的共同作者。該主題并介紹電場(chǎng)控制MRAM與MRAM的電壓控制等。

　　Pedram Khalili-Amiri同時(shí)也是Inston公司的共同創(chuàng)辦人與技術(shù)長(zhǎng)。Inston公司獲得了兩筆小型企業(yè)創(chuàng)新研究(SBIR)的贊助;其一是在2013年獲得149,000美元，進(jìn)行電場(chǎng)控制磁記憶元件的研究——其非揮發(fā)性記憶體位元的切換是由電壓(而非自旋極化電流或磁場(chǎng))進(jìn)行，用于極低能量耗散的應(yīng)用。

　　這些記憶體元件將用于磁電隨機(jī)存取存記憶體(MeRAM)，據(jù)稱將可提供明顯優(yōu)于STT-MRAM的優(yōu)勢(shì)、高達(dá)100倍的能量效率、高達(dá)10倍的密度，以及低于10nm的可擴(kuò)展性。

　　其次是2014年的一筆749,000美元贊助經(jīng)費(fèi)，用于開(kāi)發(fā)電場(chǎng)控制非揮發(fā)性磁記憶體晶片與陣列的原型。