去年11月份，全球三大EDA工具軟件廠商巨頭之一的Mentor Graphics被西門子以45億美元現(xiàn)金方式收購(gòu)，引起業(yè)內(nèi)不少關(guān)注。今天，三大巨頭之一的Cadence發(fā)布了業(yè)界首款已通過(guò)產(chǎn)品流片的第三代并行仿真平臺(tái)Xcelium。然而，你是不是不知道EDA在IC設(shè)計(jì)中有多重要，你是不是對(duì)EDA行業(yè)及這三大EDA工具廠商還不夠了解。看完以下內(nèi)容你就明白了。

　　■ Cadence發(fā)布新仿真平臺(tái)

　　今天， Cadence公司發(fā)布了業(yè)界首款已通過(guò)產(chǎn)品流片的第三代并行仿真平臺(tái)Xcelium??；诙嗪瞬⑿羞\(yùn)算技術(shù)，Xcelium? 可以顯著縮短片上系統(tǒng)(SoC)面市時(shí)間。

　　較Cadence上一代仿真平臺(tái)，Xcelium? 單核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。Cadence?Xcelium仿真平臺(tái)已經(jīng)在移動(dòng)、圖像、服務(wù)器、消費(fèi)電子、物聯(lián)網(wǎng)(IoT)和汽車等多個(gè)領(lǐng)域的早期用戶中得到了成功應(yīng)用，并通過(guò)產(chǎn)品流片驗(yàn)證。

　　Cadence是一個(gè)專門從事電子設(shè)計(jì)自動(dòng)化(EDA)的軟件公司，由SDA Systems和ECAD兩家公司于1988年兼并而成。是全球最大的電子設(shè)計(jì)技術(shù)(Electronic DesignTechnologies)、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo)體、計(jì)算機(jī)系統(tǒng)、網(wǎng)絡(luò)工程和電信設(shè)備、消費(fèi)電子產(chǎn)品以及其它各類型電子產(chǎn)品的設(shè)計(jì)。

　　產(chǎn)品涵蓋了電子設(shè)計(jì)的整個(gè)流程，包括系統(tǒng)級(jí)設(shè)計(jì)，功能驗(yàn)證，IC綜合及布局布線，模擬、混合信號(hào)及射頻IC設(shè)計(jì)，全定制集成電路設(shè)計(jì)，IC物理驗(yàn)證，PCB設(shè)計(jì)和硬件仿真建模等。 其總部位于美國(guó)加州圣何塞(San Jose)，在全球各地設(shè)有銷售辦事處、設(shè)計(jì)及研發(fā)中心。2016年，Cadence被《財(cái)富》雜志評(píng)為“全球年度最適宜工作的100家公司”。

　■ 什么是EDA工具?

　　EDA是IC電子行業(yè)必備的設(shè)計(jì)工具軟件，是IC產(chǎn)業(yè)鏈最上游的子行業(yè)。Cadence、Synopsys、Mentor Graphics是EDA工具軟件廠商全球三大巨頭。去年11月份，Mentor Graphics被西門子以45億美元現(xiàn)金方式的收購(gòu)。

　　EDA工具是電子設(shè)計(jì)自動(dòng)化(ElectronicDesignAutomation)的簡(jiǎn)稱，是從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測(cè)試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來(lái)的。利用EDA工具，工程師將芯片的電路設(shè)計(jì)、性能分析、設(shè)計(jì)出IC版圖的整個(gè)過(guò)程交由計(jì)算機(jī)自動(dòng)處理完成。

　　由于上世紀(jì)六十七年代，集成電路的復(fù)雜程度相對(duì)偏低，這使得工程師可以依靠手工完成集成電路的設(shè)計(jì)、布線等工作。但隨著集成電路越來(lái)越復(fù)雜，完全依賴手工越來(lái)越不切實(shí)際，工程師們只好開(kāi)始嘗試將設(shè)計(jì)過(guò)程自動(dòng)化，在1980年卡弗爾.米德和琳.康維發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出了通過(guò)編程語(yǔ)言來(lái)進(jìn)行芯片設(shè)計(jì)的新思想，加上集成電路邏輯仿真、功能驗(yàn)證的工具的日益成熟，使得工程師們可以設(shè)計(jì)出集成度更高且更加復(fù)雜的芯片。

　　1986年，硬件描述語(yǔ)言Verilog問(wèn)世，Verilog語(yǔ)言是現(xiàn)在最流行的高級(jí)抽象設(shè)計(jì)語(yǔ)言。1987年，VHDL在美國(guó)國(guó)防部的資助下問(wèn)世。這些硬件描述語(yǔ)言的問(wèn)世助推了集成電路設(shè)計(jì)水平的提升。隨后，根據(jù)這些語(yǔ)言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，這使得設(shè)計(jì)人員可對(duì)設(shè)計(jì)的芯片進(jìn)行直接仿真。隨著技術(shù)的進(jìn)步，設(shè)計(jì)項(xiàng)目可以在構(gòu)建實(shí)際硬件電路之前進(jìn)行仿真，芯片布線布局對(duì)人工設(shè)計(jì)的要求和出錯(cuò)率也不斷降低。

　　時(shí)至今日，盡管所用的語(yǔ)言和工具仍然不斷在發(fā)展，但是通過(guò)編程語(yǔ)言來(lái)設(shè)計(jì)、驗(yàn)證電路預(yù)期行為，利用工具軟件綜合得到低抽象級(jí)物理設(shè)計(jì)的這種途徑，仍然是數(shù)字集成電路設(shè)計(jì)的基礎(chǔ)。一位從事CPU設(shè)計(jì)的工程師表示，“在沒(méi)有EDA工具之前，搞電路要靠人手工，對(duì)于大規(guī)模集成電路有上億晶體管的設(shè)計(jì)用手工簡(jiǎn)直是不可為的?？梢哉f(shuō)有了EDA工具，才有了超大規(guī)模集成電路設(shè)計(jì)的可能”。

　■ 聽(tīng)ARM和ST怎么說(shuō)?

　　Cadence公司發(fā)布業(yè)界首款已通過(guò)產(chǎn)品流片的第三代并行仿真平臺(tái)Xcelium?。ARM和ST都發(fā)表了自己的看法。

　　“不論是ARM還是我們的合作伙伴，交付產(chǎn)品以達(dá)到客戶預(yù)期的能力，不可避免的需要快速和嚴(yán)格的驗(yàn)證環(huán)節(jié)，”ARM公司技術(shù)服務(wù)產(chǎn)品部總經(jīng)理Hobson Bullman說(shuō)，“Xcelium并行仿真平臺(tái)對(duì)于基于ARM的SoC設(shè)計(jì)，在門級(jí)仿真獲得4倍的性能提升，在RTL仿真獲得5倍的性能提升?；谶@些結(jié)果，我們期待Xcelium可以幫助我們更快和更可靠的交付最復(fù)雜SOC，”

　　“針對(duì)智能汽車和工業(yè)物聯(lián)網(wǎng)應(yīng)用中復(fù)雜的28nm FD-SOI SoC和ASIC設(shè)計(jì)，快速和可擴(kuò)展的仿真是滿足嚴(yán)苛開(kāi)發(fā)周期的關(guān)鍵!” 意法半導(dǎo)體公司CPU團(tuán)隊(duì)經(jīng)理Francois Oswald說(shuō)到，“我們使用CadenceXcelium并行仿真平臺(tái)，在串行模式DFT仿真中得到8倍的速度提升，所以數(shù)字和混合信號(hào)SoC驗(yàn)證團(tuán)隊(duì)選擇Xcelium作為標(biāo)準(zhǔn)的仿真解決方案。”

　　■ Xcelium仿真平臺(tái)具備哪些優(yōu)勢(shì)呢?

　　多核仿真，優(yōu)化運(yùn)行時(shí)間，加快項(xiàng)目進(jìn)度。第三代Xcelium仿真平臺(tái)源于收購(gòu)Rocketick公司帶來(lái)的技術(shù)，是業(yè)內(nèi)唯一正式發(fā)布的基于產(chǎn)品流片的并行仿真平臺(tái)。利用Xcelium可顯著縮短執(zhí)行時(shí)間，在寄存器傳輸級(jí)(RTL)仿真可平均提速3倍，門級(jí)仿真可提高5倍，DFT仿真可提高 10倍，節(jié)約項(xiàng)目時(shí)間達(dá)數(shù)周至數(shù)月。

　　應(yīng)用廣泛：Xcelium仿真平臺(tái)支持多種最新設(shè)計(jì)風(fēng)格和IEEE標(biāo)準(zhǔn)，使工程師無(wú)需重新編碼即可提升性能。

　　使用方便：Xcelium仿真平臺(tái)的編譯流程將設(shè)計(jì)與驗(yàn)證測(cè)試環(huán)境代碼分配至最優(yōu)引擎，并自動(dòng)選取最優(yōu)CPU內(nèi)核數(shù)目，提高執(zhí)行速度。

　　采用多項(xiàng)專利技術(shù)提高生產(chǎn)力(申請(qǐng)中)：優(yōu)化整個(gè)SoC驗(yàn)證時(shí)間的新技術(shù)包括：為達(dá)到快速驗(yàn)證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯。

　　“在設(shè)計(jì)開(kāi)發(fā)高質(zhì)量新產(chǎn)品時(shí)，驗(yàn)證通常是最耗費(fèi)成本和時(shí)間的環(huán)節(jié)，”Cadence公司高級(jí)副總裁兼數(shù)字簽核事業(yè)部和系統(tǒng)驗(yàn)證事業(yè)部總經(jīng)理AnirudhDevgan博士表示?！癤celium仿真平臺(tái)、JasperGold?Apps、Palladium? Z1企業(yè)級(jí)仿真平臺(tái)和Protium? S1 FPGA原型驗(yàn)證平臺(tái)共同構(gòu)成了市場(chǎng)上最強(qiáng)大的驗(yàn)證產(chǎn)品套件，幫助工程師加快設(shè)計(jì)創(chuàng)新的步伐。”

　　全新Xcelium仿真平臺(tái)是Cadence驗(yàn)證套件家族的新成員，繼承Cadence的創(chuàng)新傳統(tǒng)，并全面符合Cadence系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)(SDE)戰(zhàn)略，該戰(zhàn)略的宗旨是幫助系統(tǒng)和半導(dǎo)體設(shè)計(jì)公司有效的開(kāi)發(fā)更完整、更具競(jìng)爭(zhēng)力的終端產(chǎn)品。該驗(yàn)證套件(Cadence Verification Suite)包含最先進(jìn)的核心引擎技術(shù)，采用多種驗(yàn)證架構(gòu)技術(shù)及解決方案，幫助客戶優(yōu)化設(shè)計(jì)質(zhì)量，提高生產(chǎn)力，滿足不同應(yīng)用和垂直領(lǐng)域的驗(yàn)證需求。

　　Cadence同時(shí)發(fā)布Protium S1 FPGA原型驗(yàn)證平臺(tái)——Cadence驗(yàn)證產(chǎn)品家族的新成員，原型驗(yàn)證時(shí)間縮短最高達(dá)50%。