Zynq最大的優(yōu)勢在于，同時具備軟件、硬件、IO可編程，即All Programmable。在設(shè)計Zynq過程中，同樣要建立一種意識，就是從原來單純的軟件思維（或單純的硬件思維）中解脫，轉(zhuǎn)向軟硬件協(xié)同設(shè)計的開發(fā)方法。

軟件設(shè)計，即基于ARM的軟件開發(fā)，我們第三節(jié)里面已經(jīng)做過例子了，基本就是通過某一硬件地址映射寄存器與相應的硬件進行交互，這類硬件包括ARM外設(shè)如GPIO，EMIO，SPI，TImer等，也包括掛載到AXI總線上的PL。除此之外，軟件還要處理好諸如操作系統(tǒng)、網(wǎng)絡(luò)等高層任務(wù)。

硬件設(shè)計，即基于FPGA的邏輯開發(fā)，主要通過實例化一些現(xiàn)成的IP，利用狀態(tài)機實現(xiàn)自身邏輯功能，然后實現(xiàn)AXI接口與ARM進行通信。

將軟硬件結(jié)合進行設(shè)計，需要AXI總線。我們反復強調(diào)了AXI的重要性，可以說它決定了軟硬件協(xié)同設(shè)計的成敗。

關(guān)于Zynq的網(wǎng)絡(luò)教程也有很多了，像懶兔子的 ，筆者初學Zynq時是按照他的教程一步步做實驗的。本教程不會重復這些步驟，而是幫助初學者建立一個框架，剩下的就是自己通過查文檔、做實驗去填充這些具體內(nèi)容。

我們大體劃分一下Zynq開發(fā)的框架：
首先是需求分析，確定要做什么；之后將任務(wù)進行細分，一般可以看哪些適合在FPGA上實現(xiàn)，單獨提出；剩下的則用PS。接著選擇通信接口，物理鏈路選擇GP或HP或ACP，協(xié)議選AXI-Lite，AXI-FIFO或AXI-Stream。劃分完畢，則邏輯工程師與ARM工程師從這里分道揚鑣，按照各自任務(wù)進行實現(xiàn)。

邏輯工程師需要集中精力做IP設(shè)計，將功能集成到一個用戶IP中，并留出通信接口與AXI通信。

ARM工程師則根據(jù)需求建立ARM裸機軟件工程或基于嵌入式Linux的工程，前者開發(fā)周期較短，后者功能較強但需要為Linux做很多準備工作（引導，內(nèi)核，文件系統(tǒng)，驅(qū)動，圖形界面開發(fā)等）。雖然基于嵌入式Linux的開發(fā)看上去很“酷”，但我們要把握好分寸，能用裸機實現(xiàn)的堅決不用操作系統(tǒng)，否則只會勞民傷財。

各自開發(fā)工作完成后，進入聯(lián)調(diào)，ARM通過讀寫PL映射寄存器來查看相應功能是否正常，如果不正常則需要返工修改，反復測試，直到解決問題為止。