CMOS集成電路中電源和地之間的ESD保護(hù)電路設(shè)計(jì)
摘 要:討論了3種常用的CMOS集成電路電源和地之間的ESD保護(hù)電路,分別介紹了它們的電路結(jié)構(gòu)以及設(shè)計(jì)考慮,并用Hspice對其中利用晶體管延時的電源和地的保護(hù)電路在ESD脈沖和正常工作兩種情況下的工作進(jìn)行了模擬驗(yàn)證.結(jié)論證明:在ESD脈沖下,該保護(hù)電路的導(dǎo)通時間為380ns;在正常工作時,該保護(hù)電路不會導(dǎo)通,因此這種利用晶體管延時的保護(hù)電路完全可以作為CMOS集成電路電源和地之間的ESD保護(hù)電路.
本文引用地址:http://cafeforensic.com/article/201808/385807.htm
評論