據(jù)產(chǎn)業(yè)消息，臺積電將從2020年3月開始，大規(guī)模量產(chǎn)5nm工藝，屆時芯片公司就可以開始用新工藝流片了。

很多人一直說摩爾定律已死，但是在7nm工藝量產(chǎn)后僅僅兩年，5nm就要成真，真是有點不可思議。

7nm+ EUV節(jié)點之后，臺積電5nm工藝將更深入地應用EUV極紫外光刻技術，綜合表現(xiàn)全面提升，官方宣稱相比第一代7nm EDV工藝可以帶來最多80％的晶體管密度提升，15％左右的性能提升或者30％左右的功耗降低。

這些數(shù)據(jù)是來自臺積電在ARM A72核心的結果，不同芯片表現(xiàn)肯定不一樣，但無論性能還是功耗，必然都會比7nm時代有明顯進步。

另外，臺積電還準備了增強版的N5P 5nm工藝，優(yōu)化前線和后線，可以繼續(xù)提升7％的性能，或者降低15％的功耗。

臺積電5nm工藝已經(jīng)有多家客戶，雖未官宣，但是蘋果下代A系列、華為下代麒麟、AMD下代Zen4架構、高通下代驍龍旗艦，幾乎都跑不了，據(jù)說“家里有礦”的比特大陸也會在未來AI芯片上應用5nm。

為了滿足客戶需求，臺積電已經(jīng)上調了計劃中的5nm產(chǎn)能，而現(xiàn)在的7nm也是有些供不應求。