臺積電3nm細節(jié)公布：2.5億晶體管/mm2 能耗性能大提升
加入技術(shù)交流群
近日，臺積電正式披露了其最新3nm工藝的細節(jié)詳情，其晶體管密度達到了破天荒的2．5億／mm2！
本文引用地址：http://cafeforensic.com/article/202004/412202.htm作為參考，采用臺積電7nm EUV工藝的麒麟990 5G尺寸113．31mm2，晶體管密度103億，平均下來是0．9億／mm2，3nm工藝晶體管密度是7nm的3．6倍。這個密度形象化比喻一下，就是將奔騰4處理器縮小到針頭大小。
性能提升上，臺積電5nm較7nm性能提升15％，能耗提升30％，而3nm較5nm性能提升7％，能耗提升15％。
此外臺積電還表示，3nm工藝研發(fā)符合預(yù)期，并沒有受到疫情影響，預(yù)計在2021年進入風險試產(chǎn)階段，2022年下半年量產(chǎn)。
工藝上，臺積電評估多種選擇后認為現(xiàn)行的FinFET工藝在成本及能效上更佳，所以3nm首發(fā)依然會是FinFET晶體管技術(shù)。
但臺積電老對手三星則押寶3nm節(jié)點翻身，所以進度及技術(shù)選擇都很激進，將會淘汰FinFET晶體管直接使用GAA環(huán)繞柵極晶體管。
評論