新型態(tài)競(jìng)爭(zhēng)風(fēng)云起 EDA啟動(dòng)AI芯片新戰(zhàn)場(chǎng)
AI將引導(dǎo)全世界走向工業(yè)革命以來(lái),最大幅度的社會(huì)經(jīng)濟(jì)革新。
本文引用地址:http://cafeforensic.com/article/202006/413939.htm相關(guān)廠(chǎng)商必須快速將運(yùn)算芯片上市,來(lái)處理AI架構(gòu)的全新挑戰(zhàn)。
這樣的需求正驅(qū)使EDA工具日新月異,便于開(kāi)發(fā)更高等級(jí)的方案。
隨著AI技術(shù)的逐漸擴(kuò)大應(yīng)用,復(fù)雜性也不斷增加,人們?cè)絹?lái)越清楚地知道,AI及其許多工具(例如深度學(xué)習(xí)、機(jī)器學(xué)習(xí)等)都將再一次引導(dǎo)全世界走向工業(yè)革命以來(lái),最大幅度的社會(huì)經(jīng)濟(jì)革新。
盡管AI的使用,在道德層面上仍然存在著許多的爭(zhēng)議,但不可否認(rèn)的是,盡管目前仍只是處于AI發(fā)展的初期,然而AI已被大量部署于許多不同的領(lǐng)域,用于改善并實(shí)現(xiàn)機(jī)器的自動(dòng)化。從數(shù)據(jù)的收集、通訊、機(jī)械人技術(shù)、工廠(chǎng)自動(dòng)化、汽車(chē)設(shè)計(jì)到IC設(shè)計(jì)產(chǎn)業(yè),都可以見(jiàn)到AI的蹤影。特別是在IC設(shè)計(jì)的EDA領(lǐng)域,AI的應(yīng)用案例更是不勝枚舉。
AI邁入自主系統(tǒng)時(shí)代
根據(jù)Mentor Graphics(明導(dǎo)國(guó)際)所發(fā)表的白皮書(shū)指出,正由于得益于最新的技術(shù)進(jìn)展,AI現(xiàn)已進(jìn)入自主系統(tǒng)的時(shí)代,讓人們可以擁有強(qiáng)大的能力,來(lái)處理運(yùn)算密集的復(fù)雜任務(wù)。AI系統(tǒng)既便利又強(qiáng)大,可以用來(lái)解決全球面臨的各種重大挑戰(zhàn)。
AI系統(tǒng)包括三部分,超大數(shù)據(jù)集、數(shù)據(jù)處理算法,以及用來(lái)處理數(shù)據(jù)的運(yùn)算硬件。一般來(lái)說(shuō),AI系統(tǒng)必須要能夠快速地處理大量數(shù)據(jù),才能實(shí)際發(fā)揮作用,而這就需要使用快速的運(yùn)算能力。AI對(duì)于運(yùn)算能力的需求,也催生了AI芯片(或者AI加速器)這個(gè)快速成長(zhǎng)且充滿(mǎn)競(jìng)爭(zhēng)的新市場(chǎng)。要在這個(gè)市場(chǎng)上領(lǐng)先群雄,就必須快速將芯片上市,并且透過(guò)設(shè)計(jì)與測(cè)試的解決方案,來(lái)處理AI芯片架構(gòu)的全新挑戰(zhàn)。
提高AI運(yùn)算效能
從Mentor Graphics的研究數(shù)據(jù)中可以發(fā)現(xiàn),AI競(jìng)賽的展開(kāi),使得AI運(yùn)算的需求大增,每3.5個(gè)月便增加一倍,自2012年起至今,已經(jīng)增加了300,000倍。接著來(lái)看這三家處理器廠(chǎng)商的案例,他們各自采用了不同的硬件技術(shù),來(lái)滿(mǎn)足AI運(yùn)算市場(chǎng)的成長(zhǎng)需求。Graphcore與Mythic這兩家新創(chuàng)公司是以ASIC芯片的方式提供AI運(yùn)算能力,其ASIC架構(gòu)是以創(chuàng)新的大規(guī)模平行架構(gòu)為基礎(chǔ),能夠大幅提升AI系統(tǒng)的數(shù)據(jù)處理能力。至于Intel、AMD與Nvidia等處理器大廠(chǎng),則是持續(xù)開(kāi)發(fā)并優(yōu)化現(xiàn)有的處理器架構(gòu),包括GPU、CPU以及FPGA等,使其能滿(mǎn)足AI系統(tǒng)的運(yùn)算需求。
圖一 : AI芯片的應(yīng)用案例。(source: Graphcore、Bitmain及Mythic提供) |
事實(shí)上,AI市場(chǎng)可以說(shuō)相當(dāng)活躍,目前已有超過(guò)50家新創(chuàng)公司以及25家傳統(tǒng)半導(dǎo)體大廠(chǎng),都爭(zhēng)相搶食AI市場(chǎng)的市占率。由于AI相關(guān)廠(chǎng)商的快速成長(zhǎng),使得市場(chǎng)競(jìng)爭(zhēng)也日趨激烈。對(duì)這些廠(chǎng)商來(lái)說(shuō),產(chǎn)品的上市時(shí)間相當(dāng)重要,因此設(shè)計(jì)流程中的每一個(gè)細(xì)節(jié),包含IC測(cè)試與芯片調(diào)校等過(guò)程,都必須把『盡快將質(zhì)量最好的芯片送到客戶(hù)手中』當(dāng)作策略目標(biāo)。
更快的AI芯片設(shè)計(jì)工具
大多數(shù)AI開(kāi)發(fā)都是從數(shù)學(xué)算法開(kāi)始的。開(kāi)發(fā)人員在數(shù)學(xué)工具中創(chuàng)建算法,并將其轉(zhuǎn)換為C語(yǔ)言,然后在處理器上運(yùn)行該算法。在這樣的過(guò)程中,工程人員會(huì)發(fā)現(xiàn)算法的某些部分能以最佳方式運(yùn)行,至于其他部分則運(yùn)行速度較慢。
圖二 : Tessent階層式DFT讓完整的DFT sign-Off能在設(shè)計(jì)階層架構(gòu)的不同層級(jí)進(jìn)行。(source: Mentor Graphics) |
因此,這樣的發(fā)現(xiàn)使得AI加速器的IP和芯片開(kāi)發(fā)上出現(xiàn)了巨大的成長(zhǎng)。工程人員可以強(qiáng)制某些算法透過(guò)C語(yǔ)言的調(diào)整,使其在現(xiàn)有的ASSP架構(gòu)上運(yùn)行,但可能會(huì)降低性能和功耗。至于某些算法則需要特別的邏輯性才能進(jìn)行最佳運(yùn)算,例如在行動(dòng)設(shè)備上的ML演算。
AI芯片雖然可能有不同的架構(gòu),但通常有幾個(gè)關(guān)鍵的設(shè)計(jì)特性是共享的。通常AI芯片架構(gòu)與測(cè)試要求對(duì)DFT實(shí)作策略會(huì)產(chǎn)生影響。無(wú)論使用的架構(gòu)為何,AI芯片通常都具有以下的設(shè)計(jì)特性:
?閘極數(shù)量達(dá)數(shù)十億的大型設(shè)計(jì)。
?大量經(jīng)過(guò)復(fù)制的處理核心。
?分散的內(nèi)存。
為特定應(yīng)用程序開(kāi)發(fā)正確的AI架構(gòu),這樣的需求也正驅(qū)使著EDA工具日新月異,讓相關(guān)廠(chǎng)商能夠開(kāi)發(fā)更高等級(jí)的解決方案,現(xiàn)階段許多廠(chǎng)商都正嘗試開(kāi)發(fā)用于AI的SoC,使得EDA廠(chǎng)商的相關(guān)業(yè)務(wù)也都出現(xiàn)了成長(zhǎng)。
Mentor Graphics開(kāi)發(fā)的Catapult HLS平臺(tái),讓AI架構(gòu)師可以將開(kāi)發(fā)完成的數(shù)學(xué)算法轉(zhuǎn)換成為C或SystemC等語(yǔ)言,并預(yù)先了解如何透過(guò)軟件與硬件來(lái)達(dá)到AI演算的最佳結(jié)果,并將這些AI架構(gòu)更完美地應(yīng)用到實(shí)時(shí)的AI裝置上。
利用AI芯片的規(guī)則度
AI系統(tǒng)必須快速處理大量數(shù)據(jù),這就需要使用快速的運(yùn)算能力。這也催生了AI芯片這個(gè)快速成長(zhǎng)且充滿(mǎn)競(jìng)爭(zhēng)的新市場(chǎng)。
AI芯片通常具有大量相同的核心,利用AI芯片的規(guī)則度進(jìn)行可測(cè)試性設(shè)計(jì)(DFT),代表DFT作業(yè)(包含測(cè)試插入、測(cè)試向量產(chǎn)生以及驗(yàn)證等)只會(huì)在核心層級(jí)完成一次。然后經(jīng)過(guò)sign-off的完整核心會(huì)自動(dòng)進(jìn)行復(fù)制,以完成芯片層級(jí)的DFT實(shí)作。Mentor Graphics表示,Tessent階層式DFT是相當(dāng)理想的解決方案,除了能利用AI芯片的規(guī)則度,并允許在不同的層級(jí)對(duì)區(qū)塊進(jìn)行完整的DFT sign-off。
對(duì)于AI芯片來(lái)說(shuō),以最快的速度將芯片推出市面是首要目標(biāo)。要滿(mǎn)足這項(xiàng)要求,DFT解決方案必須能夠支持三項(xiàng)關(guān)鍵功能:
?利用AI芯片的規(guī)則度
?在RTL中進(jìn)行DFT插入
?消除DFT到測(cè)試的迭代
Tessent的RTL(register-transfer level)型階層式DFT與Tessent SiliconInsight方案,能夠縮減DFT與芯片調(diào)教所需的時(shí)間。Tessent的RTL型階層式DFT,可利用AI芯片的規(guī)則度,完成核心層級(jí)的DFT sign-off,以及IJTAG的核心復(fù)制與整合。RTL型階層式DFT支持DFT的插入與驗(yàn)證,以及RTL層級(jí)的可測(cè)試性分析,進(jìn)而加速設(shè)計(jì)開(kāi)發(fā)周期。使用這項(xiàng)解決方案,用戶(hù)的測(cè)試向量產(chǎn)生速度能提高10倍,向量縮減量能達(dá)到2倍,系統(tǒng)內(nèi)存使用量則能夠減少10倍。
結(jié)語(yǔ)
既然AI的寶箱已經(jīng)被開(kāi)啟,我們所需要的就是用正面與積極的態(tài)度來(lái)?yè)肀?。毫無(wú)疑問(wèn)的,在2020年,AI芯片與系統(tǒng)的設(shè)計(jì)與部署,也將會(huì)隨著EDA工具的成熟與完備,而繼續(xù)成長(zhǎng)茁壯。
評(píng)論