當(dāng)延續(xù)摩爾定律的開發(fā)重點，也就是單一芯片晶體管數(shù)量的世代更迭仍因技術(shù)受阻而放緩，未來芯片市場逐漸開始擁抱小芯片的設(shè)計思維，透過廣納目前供應(yīng)鏈成熟且靈活的先進(jìn)制程技術(shù)，刺激多方廠商展開更多合作，進(jìn)一步加速從設(shè)計、制造、測試到上市的流程，讓更多高效節(jié)能的芯片與物聯(lián)網(wǎng)成真。
要說目前市場上最主流的芯片設(shè)計，必非「系統(tǒng)單芯片（SoC）」莫屬。就這點，近年最廣為熱論的焦點就鎖定蘋果2020年推出基于Arm架構(gòu)的自制芯片M1，而日前盛大舉行的蘋果2021年首場全球新品發(fā)布會中，最新一代iMac更揭曉為繼MacBook之后采用M1的第二波產(chǎn)品之一，SoC更被點名，它就是iMac超輕薄吸睛外型的設(shè)計關(guān)鍵。
蘋果M1把CPU、GPU、內(nèi)存、I/O等組件全部整合在同個芯片上，目標(biāo)是針對芯片性能、功耗和尺寸（PPA）全面進(jìn)一步提升，結(jié)果確實也達(dá)到了整體系統(tǒng)效能優(yōu)化的突破性成果。iMac除了尺寸更輕薄，在效能方面，CPU最高增加了85%，GPU最多提升至兩倍，就連備受矚目的AI機(jī)器學(xué)習(xí)，甚至能升級至三倍。


 
圖一 : 蘋果首款自制芯片M1就采用SoC設(shè)計，由于CPU、GPU等組件在制造與運(yùn)作上都更緊密互連，產(chǎn)品的效能、功耗和尺寸全部都能支持顯著的升級。圖為最新iMac的產(chǎn)品特色與性能升級。（source：Apple）

采用SoC設(shè)計的優(yōu)勢就是這么誘人，可以一次滿足常被談到的芯片性能三大指針，在在彰顯其在芯片設(shè)計坐穩(wěn)主流地位的關(guān)鍵。
但問題是，半導(dǎo)體發(fā)展至今，不僅負(fù)責(zé)不同功能的各類組件種類更多，包含如5G等無線通信、AI加速，以及智能應(yīng)用所需的語音、影像、溫度感測等功能，這些在以往并非設(shè)計所需。
這些組件帶給先進(jìn)制程的生產(chǎn)挑戰(zhàn)也更為嚴(yán)峻。晶體管是更小了，但整體系統(tǒng)卻因需要整合更多組件而變得更大，良率會因此下降—想象一下，越大的靶，中槍陣亡的機(jī)率更高；開發(fā)成本也正變得越來越昂貴，不論是時間或資金，都導(dǎo)致意欲跟進(jìn)新興市場的IC業(yè)者難以跨越這道競爭門坎。
因此，考慮未來產(chǎn)品應(yīng)用的需求轉(zhuǎn)變，以及目前制程技術(shù)的顯見瓶頸，摩爾定律關(guān)注的晶體管密度與閘極微縮，很可能不再是未來芯片開發(fā)的首要重點，更有可能的是，芯片設(shè)計的靈活性、整合性和實時性將成為一股新風(fēng)潮，從SoC這種單片（monolithic）的設(shè)計思維，趨動邁向模塊化（modular）與異質(zhì)性（heterogenous）的方向發(fā)展，這不僅能最大程度活化現(xiàn)有的供應(yīng)鏈資源，更重要的是，可以更順利地因應(yīng)物聯(lián)網(wǎng)對芯片的爆炸性需求。

從CPU到GPU，小芯片可行性持續(xù)拓展
小芯片趨勢的進(jìn)展速度非常驚人。市調(diào)機(jī)構(gòu)Omdia就相當(dāng)看好小芯片市場，2020年時他們預(yù)估，小芯片在半導(dǎo)體制造領(lǐng)域?qū)⒃谖磥硭哪暌跃疟兜乃俣瘸砷L，2024年產(chǎn)值達(dá)到58億。未來，半導(dǎo)體產(chǎn)業(yè)也能藉此回復(fù)到芯片每兩年推新進(jìn)展的經(jīng)濟(jì)循環(huán)。
小芯片架構(gòu)的應(yīng)用范圍極廣，包含MPU、GPU、PLD以及SoC都能導(dǎo)入這項新的設(shè)計思維。目前全球有越來越多半導(dǎo)體廠商與國家級研究單位開始采取這條另辟蹊徑的芯片開發(fā)策略，甚至包含曾經(jīng)對多芯片模塊（multi-chip module；MCM）十分不以為然的Intel，它現(xiàn)在可是搖身變成小芯片市場的主要開發(fā)者之一，而且持續(xù)積極號召產(chǎn)業(yè)伙伴投入開發(fā)更多基于小芯片的產(chǎn)品。

先進(jìn)封裝是小芯片的推手 也是先決條件
Intel曾經(jīng)坦言，早在開發(fā)雙核處理器Pentium D和四核處理器Core 2時，他們就采取了將兩顆小芯片放在同一芯片上的做法，前者用的是Pentium 4，后者是Core 2 Duo。因為M2M架構(gòu)可以減少設(shè)計復(fù)雜度、相關(guān)問題以及把問題復(fù)雜化的情況，而這些卻是用單片核心（monolithic core）設(shè)計必須面對的固有問題。

 
圖二 : 針對芯片設(shè)計的未來發(fā)展，Intel預(yù)期將從系統(tǒng)單芯片邁向小芯片架構(gòu)，驗證會逐步從IP等級細(xì)致化至小芯片等級，開發(fā)時間能從現(xiàn)在的3~4年大幅縮短成1年內(nèi)，單顆芯片的瑕疵也能從上百個改良至個位數(shù)。（source：Intel）

小芯片架構(gòu)把目前的主流設(shè)計思維分區(qū)解構(gòu)，問題因此由繁化簡，不過若想達(dá)到系統(tǒng)效能、成本與尺寸的極致優(yōu)化，卻也不是把大芯片切割再拼貼就能滿足，小芯片的未來發(fā)展，主要就看半導(dǎo)體廠商的封裝技術(shù)與接口連接技術(shù)。
Omdia分析師Tom Hackenberg就指出，小芯片采取的策略是用更多芯片來增加晶體管數(shù)量，剛好避開了摩爾定律在單一芯片上放更多晶體管的發(fā)展途徑，利用封裝，就能把多個小芯片整合起來。
顯見封裝技術(shù)無疑是開發(fā)小芯片時首先浮現(xiàn)的先決考慮。在這個領(lǐng)域，Intel與臺積電是長久以來的兩大名將，雙方對市場與專業(yè)技術(shù)常有所見略同的洞察，因此解決方案也不可免地互別苗頭。在2.5D封裝，分別提出了利用橋接互連的EMIB以及導(dǎo)入中介層的CoWoS技術(shù)，在3D封裝則有Foveros和InFO技術(shù)。

標(biāo)準(zhǔn)化接口是產(chǎn)業(yè)共同的下一步
有了這些先進(jìn)封裝技術(shù)，小芯片的應(yīng)用要拓展與創(chuàng)新增添了許多可能，同時，現(xiàn)階段產(chǎn)業(yè)也在努力達(dá)成小芯片開發(fā)的另一個目標(biāo)，就是晶粒之間（D2D）的接口連接技術(shù)，目標(biāo)是增加小芯片之間的傳輸帶寬，同時確保這些偕同運(yùn)作的功耗更省電，也就是精進(jìn)小芯片設(shè)計的效能與功耗表現(xiàn)。
市場上現(xiàn)有的幾個D2D接口解決方案都聚焦在物理層（PHY）。Intel就與美國國防部DARPA緊密合作，發(fā)展開源的AIB（Advanced Interface Bus）總線架構(gòu)，近期也公開了AIB 2.0的初步規(guī)格，不僅要增加每通道的IO數(shù)量，微凸塊（microbump）的尺寸也要更小，其矩陣面積可以比上一代標(biāo)準(zhǔn)還小一半，整體帶寬密度就能提升六倍。
AIB總線架構(gòu)的開源性質(zhì)也顯示了硬件界的新氣象，AIB 2.0的規(guī)格就是由Google號召成立的CHIPS聯(lián)盟（CHIPS Alliance）宣布推出，成員還包括三星、阿里巴巴、威騰（Western Digital）、明導(dǎo)國際（Mentor）和SiFive等。
CHIPS聯(lián)盟藉由提供硅基組件和FPGA的開源硬件設(shè)計，希望能夠創(chuàng)造開放合作的開發(fā)環(huán)境來降低研發(fā)成本，而小芯片概念的初衷，也呼應(yīng)了半導(dǎo)體供應(yīng)鏈在共同面對開發(fā)成本與技術(shù)挑戰(zhàn)時的迫切需求?！笜I(yè)界對小芯片的開發(fā)需求來自幾個面向，包含標(biāo)準(zhǔn)化的接口，更確切的說，是一個標(biāo)準(zhǔn)化的物理層，而且必須利用特定的制程或封裝技術(shù)來展示應(yīng)用范例，要做到這些，我們也需要EDA生態(tài)系的支持?！笴HIPS聯(lián)盟執(zhí)行長Rob Mains表示。
SiFive旗下負(fù)責(zé)ASIC與IP開發(fā)的事業(yè)單位OpenFive也推出HBM／D2D解決方案，近期更宣布，利用其HBM3與D2D接口IP、SiFive的32位Risc-V核心以及臺積電5nm制程，已成功完成芯片設(shè)計（tape-out），能夠打造高效能的小芯片，將多個芯片整合，或利用中介層完成2.5D封裝，應(yīng)用鎖定高效能運(yùn)算、AI運(yùn)算、網(wǎng)絡(luò)或儲存等熱門應(yīng)用。
可以想見，小芯片從FPGA、CPU將一路擴(kuò)展至GPU、APU等組件開發(fā)上，近年屢次以創(chuàng)新技術(shù)大舉推出物美價廉處理器競品的AMD也是小芯片的主要開發(fā)商，其采用Zen 2架構(gòu)的EPYC處理器就成功地把負(fù)責(zé)主要運(yùn)算和處理其他連接或控制功能的組件區(qū)隔開來，整合7nm與14nm各自的效能與成本優(yōu)勢。下一步他們更將進(jìn)擊GPU領(lǐng)域，除了要讓小芯片之間的連接設(shè)計能確保內(nèi)存的數(shù)據(jù)同步，與CPU連接的總線技術(shù)也會是未來關(guān)注的重點。

中國臺灣AI供應(yīng)鏈 也能是小芯片供應(yīng)鏈
那么，中國臺灣供應(yīng)鏈在小芯片發(fā)展上的舞臺會在哪？目前采用小芯片設(shè)計的產(chǎn)品多半還是鎖定主要的邏輯和內(nèi)存功能，其他功能區(qū)塊或AI加速器會是接下來努力實現(xiàn)的方向，但要做到這點其實頗有難度，除非與第三方，也就是其他半導(dǎo)體公司合作。

工研院信息與通訊研究所所長闕志克日前在2021 VLSI研討會上就點出，全球在AI與5G物聯(lián)網(wǎng)的浪潮下，對AIoT的需求將會大幅攀升，面對新一代芯片少量多樣的特性，傳統(tǒng)芯片設(shè)計模式將轉(zhuǎn)變?yōu)椤感⌒酒到y(tǒng)設(shè)計」。
AI芯片市場，是中國臺灣半導(dǎo)體供應(yīng)鏈未來共同的戰(zhàn)略要塞，再結(jié)合小芯片趨勢，或許就能匯聚出邏輯、內(nèi)存與感測領(lǐng)域的加乘效益。目前工研院發(fā)展了AI芯片的軟硬件設(shè)計平臺，并與國內(nèi)的IC設(shè)計及晶圓廠合作，開發(fā)以小芯片為基礎(chǔ)的新一代AI芯片，包含具備內(nèi)存開發(fā)技術(shù)的力積電，以及布局感測芯片與IP技術(shù)市場的凌陽，目前皆已與工研院展開合作。
闕志克表示：「中國臺灣半導(dǎo)體在全球供應(yīng)鏈中具備相當(dāng)完整的開發(fā)資源，利用像是臺積電10nm以下的先進(jìn)制程，可以實現(xiàn)高效能運(yùn)算應(yīng)用，但相對地，這些先進(jìn)芯片的制造與IP授權(quán)成本也較高，隨著摩爾定律走到3nm以下，小芯片系統(tǒng)與先進(jìn)封裝會是關(guān)鍵的下一步，為后摩爾時代開創(chuàng)半導(dǎo)體產(chǎn)業(yè)的全新機(jī)會?！?br/>他指出，工研院已經(jīng)起先部署臺灣的「小芯片生態(tài)系統(tǒng)」，未來IC業(yè)者可以透過封裝技術(shù)，將多個芯片IP整合在同一封裝，芯片設(shè)計也能由20%自行開發(fā)、80%由外部第三方的方式供應(yīng)，半導(dǎo)體制造商的商業(yè)模式也將更多元，IP授權(quán)可以不再是巨額投資，而是依照銷售量定價。
「用多少算多少，就能減輕IC設(shè)計業(yè)者在開發(fā)初期的負(fù)擔(dān)，這對tier 2或tier 3的業(yè)者來說是很好的契機(jī)。」闕志克表示。

結(jié)語
小芯片是未來芯片設(shè)計的明日之星，隨著先進(jìn)封裝與接口連接技術(shù)創(chuàng)新雙管齊下，未來可望看見運(yùn)算單元與內(nèi)存單元分別由不同業(yè)者設(shè)計，各自還能以最適合的制程生產(chǎn)，再以先進(jìn)封裝技術(shù)加以整合，最終實現(xiàn)邏輯與內(nèi)存之間更高效能的數(shù)據(jù)傳輸，還能用更低成本、更高彈性的方式加速AI芯片上市。臺灣的半導(dǎo)體供應(yīng)鏈具備地域與先進(jìn)技術(shù)的多重優(yōu)勢，掌握這波小芯片趨勢，更能以多元化的商業(yè)模式在國際市場拓展商機(jī)。
刊頭圖（source：amd.com）