在挑選現(xiàn)場(chǎng)可編程門陣列（FPGA）半導(dǎo)體產(chǎn)品時(shí)，衛(wèi)星和航天器系統(tǒng)設(shè)計(jì)人員有幾種不同的選擇。一種是選擇商用現(xiàn)貨（COTS）組件，這種做法可降低組件單位成本，縮短交付時(shí)間，但可靠性通常不足，必須進(jìn)行篩選（導(dǎo)致成本和工程資源增加），并且需要使用軟硬三重模塊冗余（TMR）來(lái)減輕空間輻射效應(yīng)。對(duì)于要求不能出現(xiàn)故障的任務(wù)，設(shè)計(jì)人員通常會(huì)選擇采用抗輻射設(shè)計(jì)（RHBD）技術(shù)的FPGA，雖然成本較高，但這類產(chǎn)品經(jīng)過(guò)篩選和認(rèn)證，符合合格制造商清單（QML）Q類和V類標(biāo)準(zhǔn)。QML V類是航天用半導(dǎo)體的最高認(rèn)證標(biāo)準(zhǔn)。載人任務(wù)和安全關(guān)鍵型任務(wù)依靠QML-V組件降低故障風(fēng)險(xiǎn)。

提高性能、增強(qiáng)板上數(shù)據(jù)處理能力以及提供高速通信能力，這些航空領(lǐng)域的挑戰(zhàn)性需求日益增加，設(shè)計(jì)人員必須設(shè)計(jì)出滿足這些需求的系統(tǒng)。此類耐輻射RT FPGA以其制造商的航天經(jīng)驗(yàn)和專業(yè)知識(shí)為后盾，依托通過(guò)QML V類測(cè)試的多個(gè)解決方案，提供了一種采用耐輻射設(shè)計(jì)的解決方案。本文重點(diǎn)介紹航天應(yīng)用可以采用的不同F(xiàn)PGA技術(shù)以及組件的開發(fā)過(guò)程。

空間輻射效應(yīng)

由于商用現(xiàn)貨組件無(wú)法免疫各種空間輻射效應(yīng)的影響，會(huì)導(dǎo)致集成電路性能下降或出現(xiàn)故障，因此需使用RT FPGA。

在各種輻射效應(yīng)中，有一種稱為總電離劑量（TID），它是由空間中的帶電粒子和伽馬射線引起的輻射所致。這種輻射可通過(guò)在材料中產(chǎn)生電離而積聚能量。電離會(huì)改變材料的電荷激發(fā)、電荷傳輸、鍵合和解離特性，從而對(duì)器件參數(shù)造成不利影響。TID是電子器件在指定時(shí)段（通常是任務(wù)時(shí)間）的電離輻射累加。損傷程度取決于輻射量，用輻射吸收劑量（RAD）表示。視TID輻射耐受性而定，器件可能會(huì)產(chǎn)生功能性或參數(shù)性故障。FPGA中受TID輻射影響的常見參數(shù)包括傳輸延時(shí)增加，這會(huì)降低器件性能。另一個(gè)故障機(jī)制是，在受到高TID輻射后，泄漏電流會(huì)增大。

另一類輻射效應(yīng)是單粒子效應(yīng)（SEE）。這是指瞬態(tài)翻轉(zhuǎn)、瞬變或永久性損傷，因粒子（例如質(zhì)子、重離子和α粒子等）輻射撞擊到晶體管的敏感區(qū)域所致，會(huì)引發(fā)各種故障。SEE表現(xiàn)為包括單粒子翻轉(zhuǎn)（SEU）在內(nèi)的不同形式，在重離子、α粒子或質(zhì)子等高能電離粒子照射電路或通過(guò)集成電路時(shí)產(chǎn)生，會(huì)導(dǎo)致系統(tǒng)邏輯中斷。

同樣令人棘手的是單粒子鎖定（SEL），這是一種因單粒子誘導(dǎo)的高電流狀態(tài)導(dǎo)致器件功能喪失的情況。SEL不一定具有破壞性。對(duì)于具有破壞性的鎖定粒子，電流不會(huì)恢復(fù)到標(biāo)稱值。而對(duì)于不具有破壞性的鎖定粒子，在FPGA上電循環(huán)后，高電平電流將恢復(fù)到標(biāo)稱值。

FPGA技術(shù)比較

FPGA有四種基本類型：

SRAM型FPGA

SRAM型FPGA使用靜態(tài)存儲(chǔ)器存儲(chǔ)邏輯單元配置數(shù)據(jù)。SRAM具有易失性，掉電后器件配置會(huì)丟失。而上電時(shí)必須對(duì)FPGA進(jìn)行編程。SRAM型技術(shù)的功耗往往更高，對(duì)輻射更敏感。

閃存型FPGA

可重新編程的閃存型FPGA主要使用閃存來(lái)存儲(chǔ)配置。閃存技術(shù)不受SEU影響，因而不再受到FPGA配置存儲(chǔ)器中輻射所致粒子翻轉(zhuǎn)的威脅。與SRAM型FPGA的功耗相比，RTG4閃存型FPGA的功耗最多可減少50%。采用閃存技術(shù)不需要外部存儲(chǔ)器、冗余或連續(xù)配置監(jiān)視，從而在多個(gè)方面簡(jiǎn)化了設(shè)計(jì)。這種技術(shù)也無(wú)需使用散熱器，因此可縮小設(shè)計(jì)尺寸并減小重量，而且有助于降低功耗，這對(duì)于電子模塊通過(guò)太陽(yáng)能電池板供電的情況尤為重要。

SONOS型FPGA

此類FPGA的一個(gè)示例是Microchip的RT PolarFire FPGA，其具備表征化輻射數(shù)據(jù)、低功耗以及不受SEU配置影響的輻射性能，并提供經(jīng)過(guò)QML-V認(rèn)證的高可靠性組件。這些FPGA在28納米工藝節(jié)點(diǎn)上基于硅-氧化物-氮化物-氧化物-硅（SONOS）非易失性（NV）技術(shù)開發(fā)。已通過(guò)測(cè)量逆變器的傳輸延時(shí)對(duì)28納米和較早的65納米進(jìn)行了技術(shù)對(duì)比。測(cè)試結(jié)果表明，在性能上，采用28納米SONOS技術(shù)比采用65納米閃存技術(shù)要高出2.5倍。這些SONOS型FPGA在提供低功耗解決方案的同時(shí)，還具備出色的抗輻射性能，并且不受SEU影響。SONOS型FPGA已通過(guò)QML-V認(rèn)證，是需要進(jìn)行高速信號(hào)處理的應(yīng)用的理想之選。

圖1給出了閃存型FPGA和SONOS型FPGA為免受SEU影響而采用的架構(gòu)。

圖1 閃存型FPGA和SONOS型FPGA的配置存儲(chǔ)器不受SEU影響

反熔絲型FPGA

反熔絲型FPGA只可編程一次，與閃存型FPGA和SONOS型FPGA相比，關(guān)鍵的可重編程優(yōu)勢(shì)受到限制。反熔絲開始并不導(dǎo)電，但燒斷后可以導(dǎo)電（其特性與熔絲相反）。反熔絲技術(shù)的抗輻射能力非常強(qiáng)。

如何開發(fā)RT FPGA

RT FPGA基于具備卓越輻射TID性能的多種制造工藝開發(fā)。這包括通過(guò)在電路級(jí)內(nèi)置TMR的觸發(fā)器實(shí)現(xiàn)的RHBD。如果尚未在芯片級(jí)實(shí)現(xiàn)TMR，則可以實(shí)現(xiàn)部署在軟件中的TMR（稱為軟TMR）。芯片開發(fā)完成后，會(huì)對(duì)RT FPGA進(jìn)行嚴(yán)格的認(rèn)證。

要使器件達(dá)到最高標(biāo)準(zhǔn)，必須符合美國(guó)國(guó)防部發(fā)布的MIL-PRF-38535標(biāo)準(zhǔn)，這項(xiàng)標(biāo)準(zhǔn)為軍用和航空集成電路確立了一致的認(rèn)證、測(cè)試和可靠性標(biāo)準(zhǔn)。MIL-PRF-38535針對(duì)想加入美國(guó)國(guó)防后勤局（DLA）發(fā)布的QML中的制造商定義了一些要求。

產(chǎn)品開發(fā)的另一方面是表征SEE性能，在未改變芯片設(shè)計(jì)的情況下，它不隨晶圓批次而變化。凍結(jié)設(shè)計(jì)后，F(xiàn)PGA制造商即可開始SEE表征過(guò)程。器件投產(chǎn)后，只要設(shè)計(jì)沒(méi)有變化，并且組件已完全表征，就不需要進(jìn)行額外的SEE性能測(cè)試。

一些工藝方法的TID性能可能會(huì)因晶圓批次而異，因此，必須在生產(chǎn)期間基于晶圓執(zhí)行TID性能測(cè)試，以保證器件符合目標(biāo)TID等級(jí)規(guī)格（25 krad、100 krad和300 krad）。

RT FPGA對(duì)航天器設(shè)計(jì)的影響

最新的RT FPGA具有諸多優(yōu)勢(shì)，為簡(jiǎn)化相關(guān)設(shè)計(jì)提供了豐富的選擇，而且能顯著提高板上數(shù)據(jù)處理能力。為滿足這些需求，RT FPGA工藝節(jié)點(diǎn)在縮小以提高性能及加快信號(hào)處理速度，并提供更大的存儲(chǔ)容量和更多DSP功能。此外，RT FPGA還提供其他一些關(guān)鍵優(yōu)勢(shì)，包括可重新編程，比ASIC的開發(fā)速度快等。通常，F(xiàn)PGA在升空后不會(huì)重新編程，但隨著設(shè)計(jì)復(fù)雜性的提高，在系統(tǒng)設(shè)計(jì)人員遵循設(shè)計(jì)原則并對(duì)與在軌重新編程相關(guān)的成功率和風(fēng)險(xiǎn)進(jìn)行審慎評(píng)估的前提下，可以選擇重新編程。