摘要：

?   英特爾不懈推進摩爾定律，在制程工藝基礎創(chuàng)新方面有著深厚底蘊。

?   在推進摩爾定律的過程中，先進封裝為架構(gòu)師和設計師提供了新工具。

?   英特爾擁有完備的研究體系，這讓我們有信心延續(xù)摩爾定律。

?   總而言之，在不斷踐行摩爾定律的使命時，設計師和架構(gòu)師擁有多種選擇。

Ann Kelleher博士   英特爾執(zhí)行副總裁兼技術(shù)開發(fā)總經(jīng)理

引言

圖1：原圖來自《在集成電路上容納更多組件》一文¹

        1965年，英特爾的聯(lián)合創(chuàng)始人戈登·摩爾預測，單個芯片上的晶體管數(shù)量大約每兩年翻一番，而成本只會有極小的增加[1]。該預測被稱為摩爾定律，如圖1所示。單個設備上的晶體管或組件越多，在單個設備性能提升的同時，其成本卻在降低。

        在新冠肺炎疫情的影響下，世界的數(shù)字化在過去兩年里急劇加速，而半導體產(chǎn)業(yè)及其創(chuàng)新強化了數(shù)字化進程。

        英特爾CEO帕特·基辛格說：“技術(shù)對人類而言從未像現(xiàn)在這樣重要。在四大超級技術(shù)力量的推動下，萬物都在數(shù)字化?！边@四大超級技術(shù)力量是無所不在的計算、從云到邊緣的基礎設施、無處不在的連接和人工智能，它們將超越并改變世界。目前，我們看到世界對算力的需求永無止境，更多的算力將持續(xù)推動行業(yè)進行更多創(chuàng)新。例如，全球每天會產(chǎn)生約270,000 PB（即27 x10¹⁹）的數(shù)據(jù)[2]。預計到2030年，平均每個人將擁有1petaflop（每秒進行10¹⁵ 次浮點運算）的算力和1 PB的數(shù)據(jù)，時延不到1毫秒[3]。這種對計算能力越來越強的需求，是驅(qū)動行業(yè)推進摩爾定律的動力。

        40多年來，英特爾工程師不斷創(chuàng)新，將越來越多的晶體管整合到更小的芯片上，持續(xù)推進摩爾定律。2010年代中后期，業(yè)界曾多次預測“摩爾定律已死”，我覺得這樣的報道被過分夸大了。創(chuàng)新并未止步，英特爾將一如既往地通過制程工藝、封裝和架構(gòu)等方面的創(chuàng)新來推進摩爾定律。挑戰(zhàn)一直存在，而英特爾也已準備好面對挑戰(zhàn)。

當下的創(chuàng)新

?   制程

圖2：隨時間的推移，晶體管方面的創(chuàng)新

        如圖 2 所示，英特爾不懈推進摩爾定律，在制程工藝的基礎創(chuàng)新方面有著深厚底蘊。當芯片上的特征縮小到原子級別大小時，英特爾的工程師和科學家不斷面臨著物理學帶來的挑戰(zhàn)并克服它們。憑借高k金屬柵極技術(shù)、三柵極3D晶體管和應變硅等發(fā)明，英特爾持續(xù)提供突破性技術(shù)以推進摩爾定律。到2000年代后期，隨著物理尺寸不斷縮小，業(yè)界意識到需要其他領(lǐng)域的創(chuàng)新以跟上摩爾定律的步伐，包括材料科學、新的制程架構(gòu)和設計工藝協(xié)同優(yōu)化（DTCO）。

        英特爾下一個偉大的架構(gòu)創(chuàng)新是RibbonFET，這是英特爾在Gate All Around（GAA）晶體管上的實現(xiàn)，將與Intel 20A一同推出。RibbonFET代表了英特爾自FinFET以來的首個全新晶體管架構(gòu)。RibbonFET能在更小的占用空間中，以相同的驅(qū)動電流提供更快的晶體管開關(guān)速度。同時，英特爾還提供業(yè)界首個背面電能傳輸架構(gòu)PowerVia。以前，電源來自裸片頂部并與信號互連“競爭”?，F(xiàn)在通過分離電源和信號，能更有效地使用金屬層，這減少了對兩者的權(quán)衡，并提升了性能。下一代極紫外（EUV）光刻技術(shù)，即高數(shù)值孔徑（High-NA），進一步提高了分辨率并減少誤差，降低了制程工藝的復雜性，同時提高了設計規(guī)則的靈活性。英特爾正與ASML及其他生態(tài)伙伴緊密攜手，率先將這項技術(shù)投入量產(chǎn)。

        這些例子只是開始。在Intel 20A和Intel 18A節(jié)點引入RibbonFET和PowerVia之后，新的后續(xù)制程節(jié)點已經(jīng)在開發(fā)中，進一步優(yōu)化了功耗、性能和密度。這些進步得益于多項創(chuàng)新，包括后端金屬電阻和電容的改進、晶體管架構(gòu)和庫架構(gòu)的改進。正如英特爾在2021年7月所宣布的，隨著英特爾逐步實施這些創(chuàng)新和其他方面創(chuàng)新，我們預計到2024年在晶體管的每瓦性能水平上與行業(yè)齊頭并進，到2025年取得領(lǐng)先地位。

?   封裝

圖3：隨時間的推移，封裝方面的創(chuàng)新

        封裝的作用及其對摩爾定律微縮的貢獻正在演進。直到2010年代，封裝的主要作用是在主板和芯片之間傳輸電源和信號，并保護芯片。從引線鍵合技術(shù)和引線框架封裝，到陶瓷基板上的倒裝芯片技術(shù)，再到對有機基板的采用和多芯片封裝的引入，彼時的每一次演進都增加了連接數(shù)量。這些連接能支持芯片中的更多功能，而這也是摩爾定律微縮所需的。封裝是實現(xiàn)摩爾定律效益的載體。（如圖3所示。）

        展望未來，隨著進入先進封裝時代，我們看到封裝帶來了晶體管密度的提升。甚至連戈登本人也意識到了封裝的重要性，并在他的原始論文中寫到：“事實證明，用較小的功能模塊構(gòu)建大型系統(tǒng)可能會更經(jīng)濟，這些功能模塊將分別進行封裝和互連?！?/span>[4]隨著進入先進封裝時代，這些2D和3D堆疊技術(shù)為架構(gòu)師和設計師提供了工具，以進一步增加單個設備的晶體管數(shù)量，并將有助于實現(xiàn)摩爾定律所需的微縮。

        例如，英特爾的嵌入式多芯片互連橋接（EMIB）技術(shù)，允許設計師在封裝中（如戈登所說）“容納更多晶體管”，從而遠遠超過單個芯片的尺寸限制。EMIB技術(shù)還支持在一個封裝中使用來自不同工藝節(jié)點的芯片，允許設計師為特定IP選擇最佳工藝節(jié)點。英特爾的Foveros技術(shù)提供了業(yè)界首創(chuàng)的有源邏輯芯片堆疊能力，能在三維空間中增加邏輯晶體管。這兩項成就體現(xiàn)了英特爾在為單個封裝內(nèi)提供越來越多晶體管的方式上，發(fā)生了顯著變化。結(jié)合起來，這些技術(shù)可以實現(xiàn)前所未有的集成水平。例如Ponte Vecchio，英特爾將47種不同的晶片組合在一個封裝中，為先進封裝功能樹立了新的基準。

        英特爾即將推出的下一代Foveros技術(shù)——Foveros Omni和Foveros Direct，提供了新的微縮、新的互連技術(shù)和新的混搭能力。Foveros Omni進一步將互連間距微縮到25微米，并增加了多個基礎晶片的選擇，與EMIB技術(shù)相比，其實現(xiàn)了近4倍的密度提升，同時也擴展了英特爾混搭基礎晶片的能力。Foveros Direct引入了無焊料直接銅對銅鍵合，可實現(xiàn)低電阻互連和10微米以下的凸點間距。由此產(chǎn)生的互連能力，為功能性裸片分區(qū)開辟了新的視野，這在以前是無法實現(xiàn)的。同時，該技術(shù)還能垂直堆疊芯片的多個有源層。隨著這些技術(shù)和其他技術(shù)進入市場，先進封裝將為設計師和架構(gòu)師提供另一種工具用于推進摩爾定律。

未來的創(chuàng)新

?   組件研究

圖4：英特爾組件研究團隊的主要研究領(lǐng)域

        正如我之前提到的，我認為創(chuàng)新以及最終用戶的需求推動了摩爾定律的發(fā)展。英特爾的組件研究團隊專注于三個關(guān)鍵研究領(lǐng)域（如圖 4所示），為未來更強大的計算提供基礎構(gòu)建模塊。英特爾有著完備的研究體系，這讓我們有信心在未來十年或更長時間持續(xù)推進摩爾定律。推進摩爾定律的未來創(chuàng)新，只受限于我們的想象力。最近，在2021年IEEE國際電子器件會議（IEDM）[5]上，英特爾概述了未來創(chuàng)新的幾個領(lǐng)域。

        英特爾研究工作的重點之一，是能在相同面積上提供更多晶體管的微縮技術(shù)。這包括光刻技術(shù)的創(chuàng)新，例如分子定向自組裝技術(shù)（DSA），以改進邊緣粗糙度和提高邊緣定位精準度[6]。我們還在研究僅有幾個原子厚度的新型材料，以制造更薄的晶體管，從而縮小它們的整體尺寸。除了類似這樣的創(chuàng)新外，英特爾正在打造可行性技術(shù)以垂直堆疊晶體管，或是單片集成在同一塊芯片上；或是像芯粒（chiplets）一樣，通過使用先進封裝技術(shù)，如混合鍵合（hybrid bonding）技術(shù)，不斷縮小垂直界面間距。借由新材料、晶體管架構(gòu)創(chuàng)新、光刻技術(shù)突破和封裝發(fā)明等帶來的自由度，設計師只會受限于想象力。

        隨著通過微縮實現(xiàn)更強大的計算，英特爾需要為芯片帶來新的功能并突破其限制，通過集成新材料能更高效地提供電源并滿足對內(nèi)存的更大需求。英特爾還在研究鐵電和反鐵電材料，它們可以在不依賴低漏電晶體管的情況下，根據(jù)不同類型的物理特性保持其電荷狀態(tài)。英特爾發(fā)明了一種基于鐵電材料獨特物理特性的新型內(nèi)存架構(gòu)，該架構(gòu)通過使用一個具有多個并聯(lián)電路的存取晶體管，實現(xiàn)存儲單元位密度的顯著提升。對于緩存和主內(nèi)存之間的嵌入式密集內(nèi)存層而言，鐵電內(nèi)存是非常好的選擇。

        英特爾也在擁抱量子領(lǐng)域，不僅僅是以量子計算的形式，還在探索基于物理和材料科學新概念所衍生的新技術(shù)，這在未來可能會改變世界的計算方式。摩爾定律的長期發(fā)展，需要解決當前基于CMOS的計算對功耗需求呈指數(shù)增長的問題[7]。為了持續(xù)推進摩爾定律，需要在環(huán)境室溫下利用材料中的量子效應（稱為量子材料），以擴展超低功耗解決方案。在2021年的IEDM上，英特爾分享了超越CMOS器件研究的一個巨大里程碑：磁電自旋軌道（MESO）邏輯器件的首次功能演示，其讀寫組件能在室溫下正常工作。自旋軌道輸出模塊和磁電輸入模塊都集成在器件中，并通過施加輸入電壓實現(xiàn)磁化狀態(tài)反轉(zhuǎn)。憑借其能實現(xiàn)更高功能多數(shù)決定門（與NAND和NOR相比）的能力，由3個MESO器件形成的超低功耗多數(shù)決定門就能執(zhí)行一個1位加法器，否則需要28個CMOS晶體管[8]。

總結(jié)

圖5：摩爾定律下單個設備晶體管數(shù)量的變化：過去、現(xiàn)在及未來

        根據(jù)摩爾定律預測，單個設備的晶體管數(shù)量將每兩年翻一番。摩爾定律由創(chuàng)新驅(qū)動，圖5展示了過去、現(xiàn)在及未來單個設備晶體管數(shù)量的變化。在最初的40年里，晶體管數(shù)量的增長主要得益于制程工藝的創(chuàng)新。展望未來，晶體管數(shù)量的增長將同時得益于制程工藝和封裝的創(chuàng)新。英特爾的制程工藝將繼續(xù)實現(xiàn)歷史性的密度提升，同時英特爾的2D和3D堆疊技術(shù)為架構(gòu)師和設計師提供更多工具，以增加單個設備的晶體管數(shù)量。當展望High NA、RibbonFET、PowerVia、Foveros Omni和Foveros Direct等創(chuàng)新技術(shù)時，英特爾意識到創(chuàng)新永無止境，因此摩爾定律仍將繼續(xù)前行。

        總而言之，當考慮到所有制程工藝和先進封裝創(chuàng)新時，英特爾有諸多選擇能繼續(xù)按照客戶要求的節(jié)奏，將單個設備的晶體管數(shù)量翻一番。只有當創(chuàng)新停止時，摩爾定律才會失效，而英特爾在制程工藝、封裝和架構(gòu)方面的創(chuàng)新將永不止步。預計到2030年，英特爾將在單個設備中提供約1萬億個晶體管，我們正為實現(xiàn)這一目標不懈努力。