據(jù)國外媒體報(bào)道，在7nm和5nm制程工藝的量產(chǎn)時(shí)間上基本能跟上臺(tái)積電節(jié)奏的三星電子，在更先進(jìn)的3nm制程工藝上有望先于臺(tái)積電量產(chǎn)，有報(bào)道稱他們正推進(jìn)在二季度量產(chǎn)。

三星電子在二季度的展望中提到，他們的技術(shù)領(lǐng)先將通過首個(gè)大規(guī)模量產(chǎn)的全環(huán)繞柵極晶體管3nm工藝進(jìn)一步加強(qiáng)，他們也將擴(kuò)大供應(yīng)，確保獲得全球客戶新的訂單，包括美國和歐洲客戶的訂單。

外媒的報(bào)道顯示，三星電子方面已經(jīng)宣布，他們?cè)缙?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/3nm">3nm級(jí)柵極全能（3GAE）工藝將在二季度量產(chǎn)。三星電子宣布的這一消息，也就意味著業(yè)界首個(gè)3nm制程工藝即將量產(chǎn)，將是首個(gè)采用全環(huán)繞柵極晶體管（GAA）的制程工藝。

三星通過世界上首次大規(guī)模的GAA 3nm工藝，加強(qiáng)其技術(shù)領(lǐng)導(dǎo)地位。三星代工的3GAE工藝技術(shù)是該公司第一個(gè)使用GAA晶體管的工藝，三星官方稱之為多橋通道場(chǎng)效應(yīng)晶體管（MBCFETs）。

三星大約在三年前正式推出了其3GAE和3GAP節(jié)點(diǎn)。當(dāng)該公司描述其使用3GAE技術(shù)生產(chǎn)256Mb GAAFET SRAM芯片時(shí)，它提出了一系列的要求。三星表示，該工藝將使性能提高30%，功耗降低50%，晶體管密度提高80%。不過，對(duì)三星來說，性能和功耗的實(shí)際組合將如何發(fā)揮，還有待觀察。

從理論上講，與目前使用的FinFET相比，GAAFET有許多優(yōu)勢(shì)。在GAA晶體管中，通道是水平的，被柵極所包圍。GAA通道是利用外延和選擇性材料去除形成的，這使得設(shè)計(jì)者可以通過調(diào)整晶體管通道的寬度來精確地調(diào)整它們。通過更寬的通道獲得高性能，通過更窄的通道獲得低功率。這樣的精度大大降低了晶體管的漏電電流以及晶體管的性能變化，這意味著更快的投產(chǎn)時(shí)間、上市時(shí)間和提高產(chǎn)量。

另外，根據(jù)應(yīng)用材料公司最近的一份報(bào)告，GAAFET有望減少20%-30%的電池面積。三星的3GAE，作為一種"早期"的3nm級(jí)制造技術(shù)，3GAE將主要被三星LSI（三星的芯片開發(fā)部門）和兩三個(gè)高級(jí)客戶使用?？紤]到三星LSI和早期客戶傾向大批量制造芯片，預(yù)計(jì)3GAE技術(shù)將得到相當(dāng)廣泛的使用，前提是這些產(chǎn)品的產(chǎn)量和性能達(dá)到預(yù)期。

三星電子和臺(tái)積電是目前在推進(jìn)3nm工藝量產(chǎn)的兩大晶圓代工商，但兩家公司在技術(shù)路線上并不相同，臺(tái)積電繼續(xù)采用鰭式場(chǎng)效應(yīng)晶體管（FinFET）架構(gòu)。

在3nm之前的多項(xiàng)制程工藝上，三星電子在量產(chǎn)時(shí)間方面雖略晚于臺(tái)積電，但基本能跟上臺(tái)積電的節(jié)奏，不過由于在良品率方面有較大差距，加之沒有蘋果的訂單，因而三星電子在全球晶圓代工市場(chǎng)的份額，遠(yuǎn)不及臺(tái)積電。多家機(jī)構(gòu)的數(shù)據(jù)顯示，臺(tái)積電近幾個(gè)季度在全球晶圓代工商市場(chǎng)的份額，超過了50%，遠(yuǎn)高于其他廠商。

在全球晶圓代工市場(chǎng)的份額與臺(tái)積電有較大差距的三星電子，對(duì)他們的3nm工藝也是寄予厚望。如果他們的3nm工藝能在二季度量產(chǎn)，就將先于臺(tái)積電量產(chǎn)。在4月14日的一季度財(cái)報(bào)分析師電話會(huì)議上，臺(tái)積電CEO魏哲家再次表示，他們的3nm工藝量產(chǎn)計(jì)劃不變，正按計(jì)劃推進(jìn)在下半年量產(chǎn)。

然而，盡管三星和臺(tái)積電在先進(jìn)制程上爭的“你死我活”，但一個(gè)不可否認(rèn)的事實(shí)是，3nm等更先進(jìn)制程的用戶將越來越少，原因就是成本越來越高，性價(jià)比逐步降低，部分領(lǐng)域也用不到3nm等制程。

美國喬治敦大學(xué)沃爾什外交學(xué)院安全與新興技術(shù)中心（CSET）發(fā)布的信息顯示，臺(tái)積電一片采用3nm制程的12英寸晶圓，代工制造費(fèi)用約為3萬美元，大約是5nm的1.75倍。在裸片（die）面積不變（即升級(jí)架構(gòu)，不增加晶體管數(shù)量）、良率不變的情況下，未來蘋果A17處理器如果采用3nm制程，成本將上漲到154美元/顆，成為iPhone第一成本部件，而5nm的A15處理器只是iPhone的第三大成本零部件。