由于傳統(tǒng)微縮(scaling)技術(shù)系統(tǒng)的限制，DRAM的性能被要求不斷提高，而HKMG(High-k/Metal Gate)則成為突破這一困局的解決方案。SK海力士通過采用該新技術(shù)，并將其應(yīng)用于全新的1anm LPDDR5X DRAM, 即便在低功率設(shè)置下也實現(xiàn)了晶體管性能的顯著提高。本文針對HKMG及其使用益處進行探討。

厚度挑戰(zhàn): 需要全新的解決方案

組成DRAM的晶體管(Transistor)包括存儲數(shù)據(jù)的單元晶體管(Cell Transistor)、恢復(fù)數(shù)據(jù)的核心晶體管(Core Transistor)，以及涉及控制邏輯和數(shù)據(jù)輸入和輸出的外圍晶體管(Peripheral Transistor)。隨著技術(shù)的進步，單元電容器和單元晶體管在提高DRAM存儲容量方面取得了一些技術(shù)突破。另一方面，對于外圍晶體管，重點是實現(xiàn)工藝尺寸微縮以提高性能。

柵極由絕緣膜(柵氧化層, gate oxide)和電極(柵電極, gate electrode)組成，在晶體管開關(guān)功能中發(fā)揮主要作用。柵氧化層由SiON氧化物絕緣體和聚硅基電極組成。隨著晶體管微縮的提升，源極1)和漏極2)之間的距離越來越近，電流移動速度加快，但施加在柵極上的電壓也會降低，以降低功耗。

但還存在一個問題：為了在較低電壓下提高性能，必須減小柵氧化材料(SiON)的厚度(Tox)。但隨著厚度不斷減小，柵氧化層的可靠性也會降低，從而導(dǎo)致功率損耗，這限制了厚度的進一步減小。

 圖1. Transistor Scaling(晶體管微縮)

HKMG: 微縮與性能的突破

在2005年前后，邏輯半導(dǎo)體3)中基于多晶硅柵極(Poly-Si Gate)/SiON氧化物(poly/SiON)的傳統(tǒng)微縮在性能改進方面開始表現(xiàn)出局限性，因為它無法減小SiON柵氧化層的厚度。為了克服這些局限性，根據(jù)邏輯晶體管行業(yè)發(fā)展趨勢，許多具有顛覆性的創(chuàng)新技術(shù)被開發(fā)出來。

同樣明顯的是，外圍/核心晶體管特性正成為DRAM的瓶頸，在需要快速提高性能的高端產(chǎn)品中尤為如此。因此，需要一種全新的解決方案來克服微縮基于多晶硅柵極/SiON氧化物的晶體管時存在基本限制，并且需要在DRAM中采用高k/金屬柵極(HKMG)技術(shù)，這促使邏輯晶體管技術(shù)實現(xiàn)了最重大的創(chuàng)新。

 圖2. Logic Scaling(邏輯微縮)的機遇與挑戰(zhàn)

借助HKMG，一層薄薄的高k薄膜可取代晶體管柵極中現(xiàn)有的SiON柵氧化層，以防止泄漏電流和可靠性降低。此外，通過減小厚度，可以實現(xiàn)持續(xù)微縮，從而顯著減少泄漏，并改善基于多晶硅/SiON的晶體管的速度特性。

 圖3. 設(shè)備架構(gòu)的微縮進程

在學(xué)術(shù)界和工業(yè)界，研究人員研究了多種高k薄膜材料。通常情況下，基于Hf的柵氧化層用于高溫半導(dǎo)體制造工藝，因為它們可以確保自身和硅的熱穩(wěn)定性。為了防止現(xiàn)有多晶硅電極材料與高k柵氧化層之間的相互作用，必須引入金屬電極來代替多晶硅。這使得名為高k/金屬柵極的集成解決方案應(yīng)運而生，該解決方案將高介電常數(shù)柵氧化層與金屬電極相結(jié)合。

圖4. 采用HKMG的效果

為了將SiON/Poly柵極轉(zhuǎn)換為HKMG柵極，對相關(guān)工藝的幾個部分進行了更改，包括在DRAM工藝流程中形成外圍電路（外圍晶體管）的柵極材料(SiON/Poly柵極拔出→HKMG電極插入)。然而，必須對HKMG材料、工藝和集成流程進行優(yōu)化，以適合新材料和新工藝的構(gòu)建塊。因此，需要利用復(fù)雜的開發(fā)工藝來應(yīng)對以下挑戰(zhàn)。

 圖5. HKMG讓DRAM開發(fā)更加有效且經(jīng)濟

1. 兼容性: 與SiON/Poly柵極相比，HKMG的熱穩(wěn)定性相對較弱。具體來說，DRAM需要在高溫下進行額外處理，以實現(xiàn)單元陣列結(jié)構(gòu)，與后續(xù)工藝流程中對通用邏輯半導(dǎo)體的處理方式截然不同。由于這個原因，HKMG本身的可靠性下降，導(dǎo)致在傳統(tǒng)邏輯半導(dǎo)體中未出現(xiàn)相互作用。因此，必須對HKMG工藝本身和現(xiàn)有DRAM集成工藝進行優(yōu)化，以了解新交互帶來的新問題并找到解決方案。

2. 新材料控制: 需要引入工藝控制措施，例如針對新物質(zhì)的測量解決方案，以防止現(xiàn)有設(shè)備和產(chǎn)品受到新物質(zhì)和新工藝的影響。

3. 設(shè)計與測試優(yōu)化: 隨著柵極材料的變化，晶體管特性和可靠性表現(xiàn)與傳統(tǒng)的poly/SiON柵極截然不同，為了最大限度地發(fā)揮HKMG的優(yōu)勢，增強不同于poly/SiON柵極的可靠性特征，有必要應(yīng)用新設(shè)計和設(shè)計方案，并優(yōu)化此類測試。

4. 經(jīng)濟高效的工藝解決方案: 最后，必須提供經(jīng)濟高效的解決方案，通過工藝集成優(yōu)化，最大限度地減少因引入新材料和新工藝而增加的成本。通過這種方法，可以控制因引入新工藝、新設(shè)備和新工藝步驟而增加成本。

 圖6. HKMG Application

領(lǐng)先的低功耗解決方案

SK海力士通過將HKMG工藝整合為適用于DRAM工藝的形式，進行了平臺開發(fā)。盡管面臨極端的技術(shù)挑戰(zhàn)，但公司通過識別與DRAM流相互作用相關(guān)的任何潛在風(fēng)險，并通過包括試點操作在內(nèi)的預(yù)驗證工藝來確保解決方案，成功開發(fā)和批量生產(chǎn)HKMG。公司的目標(biāo)是通過推進從SiON/Poly柵極到升級構(gòu)件HKMG的過渡，為下一代技術(shù)節(jié)點和產(chǎn)品帶來卓越的技術(shù)創(chuàng)新。

SK海力士的LPDDR5X DRAM是首款在低功耗應(yīng)用中使用HKMG成功批量生產(chǎn)的產(chǎn)品，通過大尺度微縮，同時利用全新HKMG晶體管構(gòu)建塊的優(yōu)勢了，晶體管的性能獲得顯著提升；考慮到HKMG的固有特性和針對HKMG優(yōu)化的設(shè)計方案，可以有效控制泄漏電流，較之poly/SiON，速度提高33%，功耗降低25%。SK海力士的技術(shù)不僅達到行業(yè)的目標(biāo)標(biāo)準(zhǔn)，還因為最低功耗而實現(xiàn)ESG價值最大化。

為此，SK海力士還將HKMG技術(shù)平臺擴展至可支持低功耗和高性能產(chǎn)品，增強了在下一代HKMG技術(shù)方面的技術(shù)競爭力。

最后希望特別指出的是，近期在HBM、PIM、AiM等邏輯半導(dǎo)體架構(gòu)和存儲器半導(dǎo)體架構(gòu)之間的融合上呈現(xiàn)出技術(shù)創(chuàng)新之勢，而HKMG工藝在DRAM中的應(yīng)用正契合了這一趨勢。這表明，在半導(dǎo)體制造過程中，邏輯半導(dǎo)體的先進技術(shù)解決方案與DRAM工藝技術(shù)之間的融合正在全面展開。

1)源極：大多數(shù)電荷載流子通過其流入晶體管的端子
2)漏極：大多數(shù)電荷載流子從晶體管流出的端子
3)邏輯半導(dǎo)體：通過處理數(shù)字數(shù)據(jù)來控制電子器件運行的電子器件