0 引言

隨著技術的發(fā)展，越來越多的電子設備的數(shù)據(jù)采用NAND FLASH 芯片存儲產生的大量數(shù)據(jù)。在傳統(tǒng)的電路設計中，常用ARM、DSP 等處理器來用于NANDFLASH 的接口。但是隨著實時性要求的提高，越來越多的設備中采用了FPGA 來對NAND FLASH 進行壞塊管理，釋放處理器任務資源。

由于NAND FLASH 的特點，NAND FLASH 不可避免地會有壞塊產生，使用NAND FLASH 時，需要對壞塊進行管理，建立壞壞表（以下簡稱“BBT”）。一般處理管理BBT 的方法，是采用建立數(shù)組的方式，將檢測到的壞塊編號記錄在數(shù)組中，在操作NAND FLASH 時，對將要操作的塊的編號與BBT 的數(shù)據(jù)進行對比，如果是壞塊，則跳過該塊，不使用。但是這是建立數(shù)組的方法并不適用于FPGA 的設計操作，本文根據(jù)FPGA 的特點，利用FPGA 的Block RAM 資源，提出了一種壞塊檢測、存儲的方法。

1 電路說明

1.1 NAND Flash芯片說明

NAND Flash芯片使用型號是三星公司的K9K8G08U0A，單片容量為1 G×8 Bit。該芯片總共有8 192 塊，每塊中含有64 頁，每頁共2 112 個字節(jié)（前2 048 個為主存儲空間，后64 個為擴展存儲空間）。芯片的讀寫操作均以頁為單位進行。芯片容量結構如圖1 所示。

圖1 NAND Flash內部存儲空間結構圖

其中，NAND Flash 芯片分為列地址（Column Address）和行地址（Row Address），列地址用于每頁中的字節(jié)尋址，行地址用于芯片的塊、頁的尋址，其中行地址的A18~A30 為芯片的塊地址。

1.2 FPGA電路說明

FPGA 使用型號為Xilinx（現(xiàn)AMD）公司Virtex II系列的XC2V1000，芯片內部有5 120 個Slice、40 個乘法器、720 kbit 的RAM 模塊資源，8 個DCM 時鐘管理模塊。其主要參數(shù)如圖2 所示。

圖2 FPGA芯片說明

2 壞塊表設計

2.1 壞塊表檢測機理

根據(jù)NAND FLASH 芯片的檢測原理，芯片出廠后的壞塊檢測需要檢測芯片每個部分的頁1和頁2中列地址為2 048的存儲的數(shù)據(jù)值。若值為0xFF，則該部分為好塊；若值不為0xFF，則該部分為壞塊。NANDFLASH 壞塊檢測流程如圖3所示。

2.2 壞塊表的設計思路

根據(jù)FPGA 的應用特點，本次NAND Flash 的壞塊表采用對所有塊建立壞塊信息的方式，建立一個完整的塊狀態(tài)信息表，即每一個塊用1 個Bit 表征其是否是好塊還是壞塊，定義為：0 代表該塊是良好的，1 代表該塊是故障的。本設計中，NAND Flash 有8 192 個塊，用8 192 個Bit 代表每個塊的狀態(tài)信息，正好用一個1 024×8 bit 的RAM 對所有的壞塊表數(shù)據(jù)位進行存儲，壞塊表存儲示意圖見圖4。

2.3 壞塊表的存儲

在本設計中，NAND FLASH的壞塊表儲存在NAND FLASH的第1 塊的第1 頁處。第1 塊只用于壞塊表的存儲，不再用于存儲其他數(shù)據(jù)，壞塊表在第1 塊中的位置見圖5。

2.4 壞塊表的建立流程

NAND FLASH 在使用時，初次上電后，寫入數(shù)據(jù)之前需要對芯片的塊的好壞進行掃描，從而得到壞塊表。在本型號中，NAND FLASH 的出廠壞塊信息需要查詢每個塊的第1 個頁和第2 個頁中的列地址為2 048 的空間上數(shù)據(jù)是否都為“0xFF”，數(shù)據(jù)為“0xFF”，則當前塊為好塊，否則當前塊為壞塊。

壞塊表的建立的狀態(tài)機流程如圖6 所示：上電后，狀態(tài)機從狀態(tài)1 跳轉至狀態(tài)2，讀取第一塊中的數(shù)據(jù)，判斷是否為數(shù)據(jù)頭0xAA、0x55、0xAA、0x55、0xAA、0x55、0xAA、0x55。如果數(shù)據(jù)頭相符，則狀態(tài)跳轉至11，直接讀取壞塊表到RAM，建立起壞塊表信息。如果讀到的數(shù)據(jù)頭與上述的數(shù)據(jù)頭不相符，則意味NAND FLASH 未存在壞塊表，需要建立壞塊表。狀態(tài)機狀態(tài)依次跳轉至狀態(tài)4、狀態(tài)5、狀態(tài)6，即狀態(tài)機對當前塊的中的第1 頁和第2 頁的中列地址為2 048 的空間進行訪問，根據(jù)讀值判別當前塊是否為壞塊，如果是壞塊將對應的寄存器位置1。當掃描完8 個塊，狀態(tài)機跳轉至狀態(tài)7，則將8 個塊的壞塊信息寫入RAM；當未掃描滿8 個塊，狀態(tài)機跳轉至狀態(tài)8，塊地址加1，對下一個塊進行檢測。當所有的8 092 個塊都被檢測后，則狀態(tài)機跳轉至狀態(tài)10，將數(shù)據(jù)頭以及RAM 數(shù)據(jù)全部寫入NAND FLASH 的第0 塊，至此，初始壞塊表建立完成。

壞塊表建立完成后，壞塊信息存在RAM 中，在正常存取操作時，就可以直接讀取RAM 模塊，獲取壞塊信息。

當電路下電，再次上電后，狀態(tài)機就可以從塊0 中讀取到數(shù)據(jù)頭，跳過初次壞塊表的建立過程，狀態(tài)機從第1 塊中繼續(xù)讀取到壞塊表，加載到RAM 中，完成后交其他模塊進行后續(xù)的操作。

3 驗證情況

為驗證是否正確的建立和存儲壞塊表，需要將壞塊表的處理模塊嵌入FPGA 的中整個NAND FLASH 的接口控制器中，驗證的電路如圖7 所示。壞塊表處理模塊與1 個1 024×8 Bit 的RAM 連接，該RAM 用于存儲壞塊表。NAND FLASH 接口模塊根據(jù)NAND FALSH芯片的讀寫接口時序設計，包含基本的Read 模塊，Write 模塊和擦除模塊。NAND FLASH 接口模塊受壞塊表處理模塊的控制。正常工作模塊在壞塊表處理模塊工作完成之后開始工作，通過UART 接收上位機的命令，控制NAND FLASH 接口模塊與NAND FLASH 交聯(lián)；同時，正常工作模塊也通過UART 上報數(shù)據(jù)和信息給上位機。

驗證時，通過上位機發(fā)送讀取命令，正常工作模塊控制NAND FLASH 接口模塊將NAND FLASH 塊0 中的內容讀取出來，從而判斷是否正確地建立了壞塊表，見圖8。

圖8 壞塊表

通過讀取內容發(fā)現(xiàn)，新板卡中的NAND FLASH 成功地建立了壞塊表，本測試電路中NAND FLASH 芯片有1 個壞塊，為第1 761 塊。

4 結束語

通過驗證證明，本文設計的基于FPGA 的壞塊表設計方式能夠正確地實現(xiàn)壞塊表建立和存儲，壞塊表能夠方便地被FPGA 使用，壞塊表能完整地表征整個NANDFLASH 芯片的塊的狀態(tài)，RAM 結構能很靈活方便地在FPGA 中進行調用，滿足對FPGA 對NAND FLASH 芯片的控制需要。

參考文獻：

[1] 舒文麗,吳云峰.基于NAND FLASH的海量存儲器的設計[J].電子器件,2012,2(35):44-46.

[2] 趙亞慧.基于NAND Flash的高速大容量存儲系統(tǒng)的設計[J].電光與控制,2016,5(23):37-40.

[3] 喬亞飛,,李華旺.基于FPGA的星載NAND FLASH控制器的設計[J].電子設計工程 2018,7(26):29-32.

[4] 周浩,王浩全.基于FPGA和NAND FLASH的便攜式信號采集系統(tǒng)設計[J].測控技術與儀器儀表,2018,44(9):82-86.

[5] 張雯,崔建杰.一種多通道NAND FLASH陣列的壞塊管理方案[J].電子器件,2014,10(37):33-36.

[6] 喬立巖,張鵬.一種新型NAND FLASH 壞塊管理算法的研究與實現(xiàn)[J].電子測量技術, 2015,11(38):19-21.

（本文來源于《電子產品世界》雜志2022年12月期）