目前臺積電先進(jìn)封裝CoWoS的制程瓶頸在于硅穿孔（TSV）技術(shù)，TSV硅穿孔芯片堆棧并非打線接合，而是在各邏輯芯片鉆出小洞，從底部填充入金屬，使其能通過每一層芯片。再以導(dǎo)電材料如銅、多晶硅、鎢等物質(zhì)填滿，形成連接的功能，最后將晶圓或晶粒薄化加以堆棧、結(jié)合（Bonding），作為芯片間傳輸電訊號用之立體堆棧技術(shù)。

隨著IC設(shè)計(jì)業(yè)者繼續(xù)將更多的邏輯、內(nèi)存和特殊功能芯片整合到先進(jìn)的2.5D和3D封裝中，每個(gè)封裝中的TSV互連導(dǎo)線數(shù)量擴(kuò)展到數(shù)千個(gè)。為整合更多的互連導(dǎo)線并容納更高的芯片堆棧，需將硅穿孔變得更窄、更高，造成沉積均勻性改變，因而降低了效能，也增加了電阻和功耗。

高效能運(yùn)算和人工智能等應(yīng)用對晶體管的需求以指數(shù)級速度成長，傳統(tǒng)的2D微縮速度緩慢且變得更加昂貴，異質(zhì)整合解決產(chǎn)業(yè)所面臨的挑戰(zhàn)，使芯片制造商能以新的方式改善芯片的功率、效能、單位面積成本與上市時(shí)間。

應(yīng)用材料（簡稱：應(yīng)材）為異質(zhì)整合技術(shù)最大供貨商，提供芯片制造系統(tǒng)，包括蝕刻、物理／化學(xué)氣相沉積、退火與表面處理等設(shè)備。幫助半導(dǎo)體業(yè)者將各種功能、技術(shù)節(jié)點(diǎn)和尺寸的小芯片結(jié)合到先進(jìn)封裝中，使組合后的整體可作為單一產(chǎn)品的形式來運(yùn)作。

應(yīng)材指出，本次推出的新系統(tǒng)，包括Producer Avila PECVD電漿輔助化學(xué)氣相沉積系統(tǒng)、PVD物理氣相沉積系統(tǒng)，擴(kuò)大了應(yīng)材在異質(zhì)整合領(lǐng)域與同業(yè)的差距。