基金項(xiàng)目：2023年攀登計(jì)劃—基于智能傳感器檢測(cè)的智慧校園節(jié)能減排的系統(tǒng)研究，項(xiàng)目編號(hào)pdjh2023 b1117

鎖相環(huán)廣泛應(yīng)用于頻率合成、時(shí)鐘分配、相位解調(diào)以及時(shí)鐘恢復(fù)等，是無線通信、光纖鏈路、射頻收發(fā)機(jī)及微型計(jì)算機(jī)等必不可少的一部分，其穩(wěn)定性對(duì)于確保整個(gè)電子系統(tǒng)的性能具有重要意義^[1-2]。數(shù)字集群對(duì)講機(jī)在常溫環(huán)境（25℃）使用時(shí)，會(huì)出現(xiàn)鎖相環(huán)失鎖的現(xiàn)象，導(dǎo)致對(duì)講機(jī)在集群模式下無法注冊(cè)入網(wǎng)、在直通模式下無法通信、調(diào)試模式下不能進(jìn)行指標(biāo)測(cè)試等問題，在低溫環(huán)境下（-40℃）測(cè)試指標(biāo)時(shí)鎖相環(huán)失鎖出現(xiàn)的概率更大。本文通過造成鎖相環(huán)失鎖的原因分析和實(shí)驗(yàn)結(jié)果，得出解決鎖相環(huán)失鎖問題的解決方案，即增大電源的濾波電容、并同時(shí)增加緩啟動(dòng)電路和軟件檢測(cè)鎖相環(huán)鎖定狀態(tài)。

1 對(duì)講機(jī)鎖相環(huán)工作原理

鎖相環(huán)（PLL）電路存在于各種高頻應(yīng)用中，從簡單的時(shí)鐘凈化電路到高性能無線電通信鏈路的本振（LO）等。鎖相環(huán)是一種實(shí)現(xiàn)相位自動(dòng)鎖定的控制系統(tǒng)，最基本配置是將參考信號(hào)的相位與可調(diào)反饋信號(hào)的相位進(jìn)行比較，當(dāng)比較結(jié)果處于穩(wěn)態(tài)，即輸出頻率和相位與鑒相器的輸入頻率和相位匹配時(shí)，鎖相環(huán)即被鎖定^[3-4]。

鎖相環(huán)通常由鑒頻鑒相器（PD）、環(huán)路濾波器（LPF）和壓控振蕩器(VCO) 3 部分組成^[4]，鎖相環(huán)的組成框圖如圖1 所示。鑒頻鑒相器將輸入?yún)⒖碱l率FR_EF和相位與反饋信號(hào)的頻率和相位進(jìn)行比較，根據(jù)比較結(jié)果輸出泵電流IC，經(jīng)環(huán)路濾波器積分后，形成壓控振蕩器V_CO的調(diào)諧電壓UC去調(diào)整V_CO的頻率和相位，使之最終收斂或鎖定到相同頻率及相位。

圖1 鎖相環(huán)組成框圖

對(duì)講機(jī)的工作頻段在300 MHz ～ 400 MHz 之間，采用小數(shù)分頻鎖相環(huán)，設(shè)計(jì)框圖如圖2 所示。其工作原理為：主控芯片根據(jù)時(shí)序要求，通過SPI 總線配置鎖相環(huán)的頻點(diǎn)信息，同時(shí)控制模擬開關(guān)、選擇環(huán)路濾波器以及配置外部快鎖模塊，使VCO 快速振蕩至所需頻點(diǎn)。

圖2 對(duì)講機(jī)鎖相環(huán)原理框圖

2 造成鎖相環(huán)失鎖的原因分析

現(xiàn)象1：常溫環(huán)境下，對(duì)講機(jī)正常使用過程中，多次呼叫后，會(huì)出現(xiàn)呼叫失敗、和被呼機(jī)器建立鏈接失敗的現(xiàn)象。此現(xiàn)象出現(xiàn)概率不高，當(dāng)出現(xiàn)該現(xiàn)象后，通過天線口測(cè)試故障機(jī)器的發(fā)射指標(biāo)，發(fā)現(xiàn)無論切換至哪個(gè)頻點(diǎn)：

1）對(duì)講機(jī)的輸出頻點(diǎn)都是399.70 MHz 附近，如圖3所示；

圖3 鎖相環(huán)失鎖現(xiàn)象

2）用示波器測(cè)試鎖相環(huán)環(huán)路濾波器的輸出電壓CV，也一直保持不變，正常情況下不同頻點(diǎn)CV 值不同。據(jù)此可以判斷故障機(jī)器的鎖相環(huán)失鎖了。

現(xiàn)象2：低溫環(huán)境下（-40℃），測(cè)試對(duì)講機(jī)的發(fā)射和接收性能指標(biāo)時(shí)：如果一開始就測(cè)試發(fā)射指標(biāo)，對(duì)講機(jī)都能正常工作，一旦切換到接收性能測(cè)試，就出現(xiàn)鎖相環(huán)失鎖；如果一開始就測(cè)試接收指標(biāo)，切換到發(fā)射指標(biāo)測(cè)試時(shí)，對(duì)講機(jī)也能正常工作，但是切換回接收指標(biāo)測(cè)試，就會(huì)出現(xiàn)鎖相環(huán)失鎖的現(xiàn)象，有2臺(tái)樣機(jī)100% 出現(xiàn)該現(xiàn)象，且出現(xiàn)后無論切換至哪個(gè)頻點(diǎn)，頻譜儀測(cè)試的頻點(diǎn)都是399.70 MHz，CV 值也保持不變。根據(jù)以上現(xiàn)象分析，可以得出以下推論：

1）出現(xiàn)鎖相環(huán)失鎖，是在對(duì)講機(jī)由“發(fā)射”切換至“接收”狀態(tài)時(shí)出現(xiàn)的；

2）常溫和低溫環(huán)境下出現(xiàn)鎖相環(huán)失鎖，其原因是一致的，低溫環(huán)境下由于器件特性參數(shù)惡化，出現(xiàn)的概率才更高；

3）根據(jù)經(jīng)驗(yàn)，可能是信號(hào)完整性、環(huán)路濾波器參數(shù)配置或電源完整性導(dǎo)致。

4）針對(duì)可能的原因我們逐個(gè)分析、測(cè)試，從而找到問題的根本原因，并提出解決方案。

2.1 信號(hào)完整性

主控芯片通過SPI 總線對(duì)鎖相環(huán)IC（鑒頻鑒相器）進(jìn)行配置，鎖相環(huán)IC 再根據(jù)不同的頻點(diǎn)輸出不同的CV值。為了濾除SPI 總線上的干擾、毛刺，我們?cè)赟PI 總線的時(shí)鐘（CLK）、數(shù)據(jù)（DATA）和片選（CS）線上串聯(lián)了22 Ω 電阻，對(duì)地并聯(lián)了33 pF 電容，因此初步認(rèn)為是SPI 總線頻率高、信號(hào)完整性不佳，兩者之間通信異常，導(dǎo)致配置失敗并造成失鎖。

用示波器測(cè)試SPI 總線的波形如圖4 所示。從波形分析，SPI 總線信號(hào)質(zhì)量尚可，不會(huì)造成鎖相環(huán)失鎖。將SPI 總線上接的電容都去掉、電阻改成0 Ω，對(duì)講機(jī)仍然會(huì)失鎖，因此排除SPI 總線信號(hào)完整性的原因。

圖4 SPI總線波形分析

2.2 環(huán)路濾波器配置

鎖相環(huán)失鎖后，切換頻點(diǎn)時(shí)，VCO輸出的頻率和VCO的調(diào)諧電壓CV_T/RX都保持不變，因此也有可能是環(huán)路濾波器的參數(shù)配置問題導(dǎo)致，包括環(huán)路濾波器的快鎖控制電路。

把快鎖控制電路斷開、或調(diào)整環(huán)路濾波電路的C1值，在低溫環(huán)境下進(jìn)行測(cè)試，鎖相環(huán)依舊會(huì)失鎖，因此也可以確認(rèn)不是環(huán)路濾波電路的問題。

圖5 環(huán)路濾波器電路

2.3 電源完整性

前文提到，鎖相環(huán)失鎖是在對(duì)講機(jī)由“發(fā)射”切換到“接收”時(shí)出現(xiàn)的，根據(jù)軟件控制邏輯，由“發(fā)”轉(zhuǎn)“收”的過程中，軟件做了以下動(dòng)作：

1）重新配置鎖相環(huán)IC 的頻點(diǎn)信息；

2）關(guān)閉發(fā)射鏈路的電源；

3）打開接收鏈路的電源。

從鎖相環(huán)失鎖后SPI 總線的波形時(shí)序分析，可以確定主控芯片能正常發(fā)送配置信息。因此不排除是收發(fā)切換過程中電源的打開、關(guān)閉造成電壓波動(dòng)，引起鎖相環(huán)失鎖。

接收鏈路的電源電路如圖6所示。其中， 電源3V3DRF通過MOS 開關(guān)變成3V3_RX，給接收鏈路供電。同時(shí)，3V3DRF 還給鎖相環(huán)芯片、中頻數(shù)字化芯片等供電。

圖6 接收鏈路電源開關(guān)

用示波器測(cè)試3V3DRF、3V3_RX 的波形，在對(duì)講機(jī)由“發(fā)射”切換到“接收”瞬間，發(fā)現(xiàn)3V3DRF 從3.3 V 跌落到2.7 V，再升回3.3 V，如圖7 所示。

基于這個(gè)測(cè)試結(jié)果，我們作了以下分析：

1）由于3V3DRF 也給鎖相環(huán)芯片供電，規(guī)格書顯示鎖相環(huán)芯片能接受的最低電源電壓是2.7 V，低于2.7 V會(huì)造成鎖相環(huán)芯片掉電復(fù)位。

2）主控芯片只在對(duì)講機(jī)開機(jī)時(shí)才初始化鎖相環(huán)芯片，使用過程中，鎖相環(huán)芯片低電復(fù)位后，主控芯片沒有對(duì)其初始化配置，鎖相環(huán)芯片內(nèi)部寄存器進(jìn)入復(fù)位后的默認(rèn)狀態(tài)，不受主控芯片控制。這就是為什么鎖相環(huán)失鎖后，對(duì)講機(jī)的輸出頻點(diǎn)和環(huán)路濾波器的輸出電壓CV 都不隨頻點(diǎn)切換而變化，必須重啟對(duì)講機(jī)才可以。

3）同時(shí)，低溫環(huán)境下鎖相環(huán)芯片性能變差，能接受的最低電壓高于2.7 V，所以低溫環(huán)境下鎖相環(huán)失鎖出現(xiàn)的概率比常溫時(shí)更高。

圖7 電源3V3DRF跌落

3 實(shí)驗(yàn)結(jié)果與分析

針對(duì)電壓跌落造成鎖相環(huán)失鎖的問題，還需要找到造成電壓跌落的根本原因，才能從根本上解決問題。由于接收通路上的濾波器、低噪聲放大電路、混頻器、中頻放大電路等模塊都是由3V3_RX 供電，功耗大，尤其在上電瞬間，可能出現(xiàn)瞬時(shí)大電流造成電壓跌落。為此我們測(cè)試了3V3DRF 跌落瞬間，從3V3DRF 流向3V3_RX的電流，如圖8 所示。

圖8 電源3V3DRF電壓和電流突變

從測(cè)試結(jié)果分析，對(duì)講機(jī)由“發(fā)射”切換到“接收”瞬間，接收通路3V3_RX 處產(chǎn)生了高達(dá)1.83 A 的瞬態(tài)大電流，而3.6 V 轉(zhuǎn)3V3DRF 的LDO(XC6209F332) 最大輸出電流只有0.5 A，帶載能力不足造成3V3DRF 電壓跌落至2.78 V，最終導(dǎo)致了鎖相環(huán)失鎖。

根據(jù)原理分析，提出了以下的解決方案。

3.1 增大電源的濾波電容

加大LDO的濾波電容，如圖9 所示，LDO輸出的最大電流只有0.5 A，3V3DRF 的濾波電容只有10 μF，當(dāng)負(fù)載電流波動(dòng)較大時(shí)，LDO 和濾波電容帶載能力不足，必然出現(xiàn)電壓跌落的情況。在當(dāng)前條件下已找不到輸出電流更大的LDO，可以增大濾波電容C449 的容量，瞬間電流由C449 提供，電容值根據(jù)式（1）估算：

   (1)

已知瞬時(shí)大電流I 是1.83A，時(shí)間Δt 是2.5 μs，假設(shè)要使電壓跌落幅度小于0.1 V，那么電容C449 不能小于45.75 μF。受器件封裝、耐壓等限制，C449 改用47 μF。

將C449 改成47 μF 后，對(duì)講機(jī)從“發(fā)射”切換到“接收”時(shí)，電源3V3DRF的波形變化及瞬時(shí)電流如圖9所示。從測(cè)試波形分析，C449 容值增大后，3V3DRF 電壓跌落情況得到了明顯改善，跌落的最低值由之前的2.7 V提升到3.13 V，滿足鎖相環(huán)芯片的工作需求。但是收發(fā)切換瞬間電流沒有變，依舊存在著因瞬間電流大導(dǎo)致電壓跌落，出現(xiàn)鎖相環(huán)失鎖的可能性。

圖9 改電容后電壓跌落情況

從測(cè)試波形分析，C449 容值增大后，3V3DRF 電壓跌落情況得到了明顯改善，跌落的最低值由之前的2.7 V提升到3.13 V，滿足鎖相環(huán)芯片的工作需求。但是收發(fā)切換瞬間電流沒有變，依舊存在著因瞬間電流大導(dǎo)致電壓跌落，出現(xiàn)鎖相環(huán)失鎖的可能性。

3.2 增加緩啟動(dòng)電路

減小收發(fā)切換時(shí)3V3_RX 上電瞬間的電流，MOS管的導(dǎo)通內(nèi)阻隨V_GS 變化而變化，如圖10所示。

圖10 On-Resistance vs. Gate-to-Source voltage導(dǎo)通電阻與柵極-源極電壓

如圖11 所示，在MOS 開關(guān)電路上增加C6、R6，構(gòu)成緩啟動(dòng)電路。當(dāng)MOS 管導(dǎo)通瞬間，電容C6 通過電阻R6 緩慢放電，使V_GS 緩慢升高，MOS 管導(dǎo)通內(nèi)阻緩慢減小，在導(dǎo)通前期起到限流作用，達(dá)到減小瞬時(shí)電流的目的。緩啟動(dòng)時(shí)間（MOS管導(dǎo)通時(shí)間）可按式（2）估算：

τ=R×C   (2)

引入緩啟動(dòng)電路后，MOS管導(dǎo)通時(shí)間延長，相應(yīng)的，MOS管的截止時(shí)間也延長了。關(guān)閉MOS 管時(shí)，由于電容C6兩端電壓不能突變，電源3V3DRF 通過R5 給C6充電，當(dāng)V_GS ＜ V_GS（TH）時(shí)，MOS 管才徹底截止。充電時(shí)間可以由上述公式估算。

對(duì)講機(jī)從發(fā)射切換到接收狀態(tài)時(shí)的瞬間大電流持續(xù)時(shí)間2.5 μs，緩啟動(dòng)時(shí)間應(yīng)大于2.5 μs。由于對(duì)講機(jī)收發(fā)切換時(shí)隙是1 ms，因此MOS 管的導(dǎo)通和截止時(shí)間不能大于1 ms。經(jīng)過計(jì)算及實(shí)際驗(yàn)證，R5、R6、C6 采用圖11 所示參數(shù)，MOS 管導(dǎo)通時(shí)間約10 μs，MOS 管關(guān)閉時(shí)間約100 μs。

圖11 緩啟動(dòng)電路

增加緩啟動(dòng)電路R6、C6，對(duì)講機(jī)從“發(fā)射”切換到“接收”時(shí)，電源3V3DRF 的波形變化及瞬時(shí)電流如圖12 所示。

從圖12 波形分析，加上緩啟動(dòng)后，收發(fā)切換瞬間電流從2.1 A 降低至0.65 A，雖然瞬間電流明顯減小，但由于LDO 最大輸出電流不足0.65 A，所以電壓跌落至2.72 V，鎖相環(huán)仍然會(huì)出現(xiàn)失鎖現(xiàn)象。

圖12 加緩啟動(dòng)后電壓跌落情況

要想徹底解決鎖相環(huán)失鎖的問題，需要雙管齊下：將C449 改成47 μF，同時(shí)加上緩啟動(dòng)電路。測(cè)試波形如圖13 所示。

圖13 改電容及加緩啟動(dòng)后電壓跌落情況

增大C449 電容值、加上緩啟動(dòng)電路后，瞬間電流降低到0.74 A，電源3V3DRF 微跌至3.13 V，不會(huì)造成鎖相環(huán)芯片低電復(fù)位。經(jīng)多次測(cè)試，無論是在常溫還是低溫環(huán)境下，都沒有出現(xiàn)鎖相環(huán)失鎖的現(xiàn)象。加上主控芯片實(shí)時(shí)監(jiān)測(cè)鎖相環(huán)芯片鎖定狀態(tài)，鎖相環(huán)的穩(wěn)定性進(jìn)一步得到保障。

3.3 實(shí)時(shí)檢測(cè)鎖相環(huán)芯片狀態(tài)

主控芯片實(shí)時(shí)檢測(cè)鎖相環(huán)芯片狀態(tài)。鎖相環(huán)芯片有一個(gè)鎖定檢測(cè)腳，當(dāng)鎖相環(huán)芯片失鎖時(shí)，該引腳輸出低電平。當(dāng)主控芯片檢測(cè)到鎖相環(huán)失鎖后，可以重新初始化芯片，讓鎖相環(huán)芯片恢復(fù)正常。

4 結(jié)束語

本文著重從理論出發(fā)，初步分析鎖相環(huán)失鎖的問題，通過排除法，對(duì)可能的原因進(jìn)行多次測(cè)試定位，最終得出增大電源的濾波電容，以及增加緩啟動(dòng)電路、軟件檢測(cè)鎖相環(huán)鎖定狀態(tài)的解決方案，徹底解決了因收發(fā)切換時(shí)電壓跌落造成的鎖相環(huán)失鎖問題，對(duì)講機(jī)的穩(wěn)定可靠性得到了明顯改善。

參考文獻(xiàn)：

[1] 閤蘭花. 鎖相環(huán)電路的可測(cè)性設(shè)計(jì)研究[D].南京:東南大學(xué),2018.

[2] 周文輝.一種改進(jìn)型的快速鎖定鎖相環(huán)[J].電子信息對(duì)抗技術(shù),2020,35(3):91-94.

[3] 楊東營,杜會(huì)文,韓翔,等.寬帶鎖相環(huán)的自校準(zhǔn)及鎖定檢測(cè)設(shè)計(jì)實(shí)現(xiàn)[J].電子質(zhì)量,2021(8):113-116.

[4] 周萬鵬,紀(jì)君利,郭彥宏.有源電力濾波器鎖相環(huán)改進(jìn)設(shè)計(jì)[J].電器與能效管理技術(shù),2020(8):84-87+99.

[5] 韓彥武,龍曉東,薛小飛.一種防止錯(cuò)鎖的延遲鎖相環(huán)及其鎖相方法[J].中國集成電路,2021,30(12):39-41.

[6] 高鵬,翟世奇,李晴,等.一種快速鎖定的鎖相環(huán)電路結(jié)構(gòu)的研究[J].集成電路應(yīng)用,2021,38(8):10-11.

[7] 張振波,王海云,王維慶,等.基于改進(jìn)型環(huán)路濾波器的單相鎖相環(huán)[J].電力系統(tǒng)保護(hù)與控制,2021,49(13):135-141.

[8] 胡忠山,吳秋媚,龔英明,等.諧波對(duì)高壓直流輸電系統(tǒng)換流站鎖相環(huán)性能影響[J].廣東電力,2020,33(11):91-101.

[9] 楊三英,吳慧斌.鎖相環(huán)控制方法的優(yōu)化與仿真分析[J].電子測(cè)試,2020(20):45-46+25.

[10] 周郭飛,楊宏,楊延峰.基于自適應(yīng)環(huán)路濾波算法的全數(shù)字鎖相環(huán)設(shè)計(jì)與分析[J].微電子學(xué)與計(jì)算機(jī),2020,37(9):62-67+72.

（本文來源于《電子產(chǎn)品世界》雜志2023年7月期）