新思科技攜手臺積公司簡化多裸晶系統(tǒng)復(fù)雜性,推出面向臺積公司N3E工藝的“從架構(gòu)探索到簽核” 統(tǒng)一設(shè)計平臺和經(jīng)驗(yàn)證的UCIe IP
摘要:
● 新思科技3DIC Compiler集成了3Dblox 2.0標(biāo)準(zhǔn),可用于異構(gòu)集成和完整的“從架構(gòu)探索到簽核”完整解決方案。
● 新思科技 UCIe PHY IP在臺積公司N3E工藝上實(shí)現(xiàn)了首次通過硅片的成功(first-pass silicon success),可提供低延遲、低功耗和高帶寬的芯片間連接。
● UCIe PHY IP與3DIC Compiler的結(jié)合將有效優(yōu)化多裸晶系統(tǒng)設(shè)計,能夠以更低的集成風(fēng)險實(shí)現(xiàn)更高的結(jié)果質(zhì)量。
圖 新思科技UCIe PHY IP在臺積公司N3E工藝上首次通過硅片的成功,展示了出充足的鏈路裕量
新思科技(Synopsys, Inc.)近日宣布進(jìn)一步擴(kuò)大與臺積公司的合作,雙方攜手通過可支持最新3Dblox 2.0標(biāo)準(zhǔn)和臺積公司3DFabric?技術(shù)的全面解決方案不斷優(yōu)化多裸晶系統(tǒng)(Multi-Die)設(shè)計。新思科技多裸晶系統(tǒng)解決方案包括 “從架構(gòu)探索到簽核”統(tǒng)一設(shè)計平臺3DIC Compiler,可提供行業(yè)領(lǐng)先的設(shè)計效率,來實(shí)現(xiàn)芯片的容量和性能要求。此外,新思科技 UCIe IP也已在臺積公司領(lǐng)先的N3E先進(jìn)工藝上取得了首次通過硅片的成功,實(shí)現(xiàn)die-to-die高速無縫互連。
臺積公司設(shè)計基礎(chǔ)設(shè)施管理部負(fù)責(zé)人Dan Kochpatcharin表示:“臺積公司長期與新思科緊密合作,為芯片開發(fā)者提供差異化的解決方案,幫助他們解決從早期架構(gòu)到制造過程中面臨的高度復(fù)雜挑戰(zhàn)。我們與新思科技的長期合作,讓我們的共同客戶能夠采針對性能和功耗效率優(yōu)化的解決方案,以應(yīng)對高性能計算、數(shù)據(jù)中心和汽車應(yīng)用領(lǐng)域的多裸晶系統(tǒng)設(shè)計要求?!?/p>
新思科技EDA事業(yè)部戰(zhàn)略與產(chǎn)品管理副總裁Sanjay Bali表示:“我們與臺積公司強(qiáng)強(qiáng)聯(lián)合,為多裸晶系統(tǒng)提供了全面、可擴(kuò)展的解決方案,實(shí)現(xiàn)了前所未有的芯片性能和設(shè)計效率。采用3Dblox 2.0等通用標(biāo)準(zhǔn)在統(tǒng)一設(shè)計平臺上進(jìn)行多裸晶系統(tǒng)設(shè)計的架構(gòu)探索、分析和簽核,并結(jié)合在臺積公司N3E工藝上已實(shí)現(xiàn)首次通過硅片成功的新思科技 UCIe PHY IP,客戶能夠進(jìn)一步加速從早期架構(gòu)探索到制造的系統(tǒng)設(shè)計全流程。”
新思科技3DIC Compiler設(shè)計平臺已通過臺積公司認(rèn)證,可在統(tǒng)一的裸片/封裝探索、協(xié)同設(shè)計和分析平臺上使用3Dblox 2.0標(biāo)準(zhǔn)和3DFabric技術(shù)進(jìn)行全棧設(shè)計。新思科技集成系統(tǒng)分析功能可與3Dblox 2.0系統(tǒng)原型設(shè)計相結(jié)合,協(xié)同優(yōu)化熱和電源完整性,有助于確保設(shè)計可行性。新思科技和Ansys持續(xù)合作,將新思科技 3DIC Compiler和Ansys多物理分析技術(shù)相集成,提供系統(tǒng)級效果的簽核準(zhǔn)確性。新思科技3DIC Compiler還可與新思科技測試產(chǎn)品互操作,以確保批量測試和質(zhì)量。
新思科技UCIe PHY IP已在臺積公司 N3E工藝上實(shí)現(xiàn)首次通過硅片的成功,并獲多家全球領(lǐng)先企業(yè)采用,能夠幫助開發(fā)者高效地將die-to-die互聯(lián)的業(yè)界標(biāo)準(zhǔn)集成到他們的多裸晶系統(tǒng)中。結(jié)果顯示,該IP在16Gbps時可實(shí)現(xiàn)行業(yè)領(lǐng)先的功耗效率和性能,并可擴(kuò)展至24Gbps,同時具有強(qiáng)大的鏈路裕量。新思科技的完整UCIe Compiler、PHY和驗(yàn)證IP解決方案目前已支持標(biāo)準(zhǔn)和先進(jìn)封裝,提供了測試、修復(fù)和監(jiān)測功能,即使在以確保多裸晶系統(tǒng)在現(xiàn)場操作中的可靠性。此外,新思科技還提供了面向HBM3技術(shù)的完整IP解決方案,以滿足Multi-Die系統(tǒng)的高內(nèi)存帶寬需求。新思科技IP產(chǎn)品與新思科技3DIC Compiler的組合通過自動化布局布線、中介層研究和信號完整性分析,支持3Dblox 2.0 die-to-die可行性研究,從而提高生產(chǎn)力并降低IP集成風(fēng)險。
上市情況
● 新思科技面向臺積公司N3E工藝的UCIe PHY IP和3DIC Compiler現(xiàn)已上市。
● 新思科技面向臺積公司先進(jìn)工藝的 HBM3 IP現(xiàn)已上市。
評論