摘要

維持較高額定功率的電機應用引入了低功率應用中不需要的設計注意事項。通過查看功率級的解剖結構，我們可以開發(fā)故障排除指南、外部電路庫、TI 驅動器產品特性或布局技術，以應對更大功率系統(tǒng)的易失性問題。

1 大功率電機應用簡介

大功率電機應用范圍廣泛，從數(shù)百瓦的低壓系統(tǒng)（例如 12V 汽車電動座椅）到數(shù)千瓦系統(tǒng)（例如 60V 和 100A 電動工具）。通常，這些系統(tǒng)使用基于分流器的電流檢測和控制大功率 MOSFET 的非隔離柵極驅動器。雖然這些應用可以由電池或轉換為直流的網格化交流電源供電，但它們都有一個共同的目標，即穩(wěn)定可靠并針對由擊穿、短路、過流、MOSFET 反向恢復或 PCB 寄生電感行為引起的大電流和高電壓事件提供保護。

例如，電動工具具有用于工業(yè)和家庭用途的高額定功率，例如鉆孔、研磨、切割、拋光、驅動緊固件等。要求包括：

? 外形小巧，因為工具通常是手持式的

? 高效率，因為工具通常由電池供電

? 大電流，因為工具必須產生高扭矩才能克服大負載

? 高可靠性，因為如果工具出現(xiàn)故障，安全是首要問題

? 良好的熱性能，因為大功率密度下散熱不佳會導致系統(tǒng)過熱

在設計大功率系統(tǒng)時，這些要求會相互沖突，需要權衡。對于電動工具，大電流、效率和熱性能會隨著電路板尺寸的增大而增加，這與外形小巧和需手持的需求相沖突。

因此，大功率設計非常重要。與電磁干擾 (EMI) 的情況一樣，針對大功率應用進行設計是一個決策和規(guī)劃過程，以減輕可能發(fā)生或可能不會發(fā)生的問題。

1.1 設計不當?shù)拇蠊β孰姍C驅動系統(tǒng)的影響

令人驚訝的是，糟糕的大功率設計并不總是會導致電氣火災或冒煙。結果是產生了一個頻譜。對于電氣火災，結果可能在一瞬間發(fā)生，造成災難性電路板損壞，因此電機僅運轉一次壽命就終結了。這表明設計存在根本性問題，或者正常運行的某些方面被放大了。因此，可以減少或減輕設計的某些方面，控制損壞源并減少其對系統(tǒng)的負面影響，從而將損壞概率降至可以忽略不計的水平。

在其他情況下，電機會旋轉，當命令電機提供更多電流時，電機可能發(fā)生損壞，或停止旋轉。運行方式的變化對系統(tǒng)產生的壓力超出它的承受能力。在更困難的情況下，電機將以相同的電流或速度旋轉一百個小時，但在測試結束前幾分鐘就會出現(xiàn)故障。這可能意味著特殊用例可能會導致設計失敗，或者隨著時間的推移，正常運行可能會導致設計損壞，直到發(fā)生永久性和可觀察到的故障。

了解設計人員可以通過頻譜中的差異知道需要進行什么樣的更改才能修復或防止損壞。就像損壞頻譜一樣，從更換物料清單上的元件到完全重新設計原理圖和布局，更改頻譜也各不相同。

1.2 大功率設計流程的示例

此示例涵蓋了一個假設，并使用大功率設計原理來改進大功率電機驅動器應用。請注意，此示例用于說明如何利用該過程，應用手冊的其余部分解釋了選擇最終實際使用的過程所依據(jù)的理論。

考慮以下示例：

? 在使用 DRV835x 以 20A 運行的 48V 系統(tǒng)中，系統(tǒng)按預期工作

? 將電流增加到 30A 的目標電流時，系統(tǒng)會持續(xù)受損

? 所有電流電平超過 30A 的系統(tǒng)都會發(fā)生這種情況

檢查給定內容，系統(tǒng)存在根本問題。在這種情況下，故障排除的下一步必須是驗證柵極驅動電路的功能。

在完成故障排除步驟后，可以發(fā)現(xiàn)：

? 僅在嘗試切換低側并查看標準后才施加 nFAULT 信號，低側發(fā)生 VGS 故障，這意味著在切換輸入低側柵極信
號后，柵極電壓沒有上升到預期電壓

? 使用 DMM，對低側柵極到源極進行的阻抗測試結果顯示為幾個歐姆，這表明發(fā)生了短路和損壞

? 損壞主要發(fā)生在單個相位上，但其他一些相位已受到損壞，具體取決于所測試的系統(tǒng)

柵極到源極之間的短路似乎表明問題出在電壓電感尖峰上，因為可能已經超過絕對最大限值。在較低電流電平下沒有發(fā)生損壞進一步支持了這一觀點。此外，如果損壞主要發(fā)生在單個相位，這表明可能存在布局未優(yōu)化，并且可能正是這一點導致了問題發(fā)生。

目標是降低電壓尖峰：

? 通過降低 IDRIVE 來限制尖峰，這降低了柵極驅動灌電流和拉電流。

– 這使系統(tǒng)能夠耐受 30A 電流，但由此產生的 VDS 信號和柵極的上升和下降時間對于應用來說太長了。如果上升和下降時間可以接受，那么問題到這里就解決了。

? 通過在 20A 的低側柵極和源極電壓上使用示波器探頭，波形顯示低側源上存在負電壓尖峰，該尖峰接近但不超過 DRV835x 100-V三相智能柵極驅動器 數(shù)據(jù)表中定義的絕對最大限值。

– 這便產生了以下假設：這些尖峰會隨著電流的增加而變得更糟，最終會超過絕對最大額定值有一些指標表明低側源極和柵極的負尖峰是問題所在，可以采用以下幾種解決方案進行處理：

? 將高側源添加到低側電容器

? 添加柵極至 GND 二極管

? 增加大容量電容

? 分析受到損壞的相位周圍的布局并對其進行改進，特別是 GND 和檢測電阻路徑評估哪種解決方案能夠解決問題。為避免重新設計電路板，最佳做法是查看物料清單的變化或填充先前已取消填充的元件。

? 存在高側漏極到低側源極電容器的位置，但未填充，因此添加電容器即可解決問題，而無需重新設計，同時也不會降低柵極驅動電流。

本應用手冊將此過程拆分為開發(fā)故障排除指南、外部電路庫、TI 驅動器產品特性或布局技術，以應對更大功率系統(tǒng)的易失性。

2 簡要研究大功率電機驅動系統(tǒng)

2.1 電機驅動功率級剖析及故障排除方法

圖 2-1. 高級功率級

在開發(fā)故障排除指南、外部電路庫、TI 驅動器產品特性或布局技術之前，必須了解典型的柵極驅動器系統(tǒng)及其子功能。

首先來看圖 2-1 的右側部分，可以看到電機驅動器功率級（也被稱為逆變器、相位或半橋）的一項功能是向電機輸送電流。分解為幾個最簡單的部分，假設低側 FET 關閉，電流從 VDRAIN 流經高側 FET 并進入電機?；蛘?，如果低側 FET 導通，而高側 FET 關閉，則電流從電機流出并通過低側 FET 到達 GND。在千瓦電機驅動應用中，會有高達數(shù)百安培的電流流經這些 FET。

再來看看圖 2-1 的左側部分，可以看到功率級的另一項功能是將數(shù)字邏輯 PWM 輸入信號（例如 INHx 和 INLx）轉換為更高模擬電壓電平的信號，例如 24V 或 48V。這樣，功率級的一部分就是為了實現(xiàn)從數(shù)字電平信號到模擬電平信號的電壓轉換。此外，通常情況下，從提供的電機驅動器電源電壓產生電壓軌以轉換模擬電壓電平是電機驅動器的一項功能。這些模擬電壓可能高于 VDRAIN 或系統(tǒng)中的最高輸入電壓。因此，使用線性穩(wěn)壓器、電荷泵或自舉架構來實現(xiàn)這些電壓（例如，VCP 和 VGLS）。

然后來看圖 2-1 的中間部分，可以看到功率級的另一個次要功能是調節(jié)或控制 FET 柵極上的信號。MOSFET 可以作為開關、電阻器或電流源（這取決于與漏極和源極電壓相關的柵極電壓），因此必須控制和監(jiān)控 FET 的所有電壓。保護、信號調節(jié)技術和專用電路都屬于此功能。

綜上所述，電機驅動功率級的三個功能是：

? 向電機輸送電流

? 從數(shù)字電壓電平到電機電壓電平的電壓轉換

? 柵極信號調節(jié)或保護

2.2 大功率系統(tǒng)故障排除

故障排除過程的第一步是了解損壞發(fā)生的位置。檢查功率級的功能，以評估在發(fā)生損壞后是否有任何功能不再按預期工作。

對于向電機輸送電流的情況，請使用數(shù)字萬用表 (DMM) 并在 FET 的漏極和源極之間或 VDRAIN 和 SHx 之間執(zhí)行阻抗檢查，如圖 2-1 所示。當未通電時，漏極到源極路徑預計為高阻抗（即 kΩ），因此低阻抗表明 FET 和電流傳輸路徑已損壞。對于更麻煩的故障排除，在轉換過程中使用示波器探測 FET 的柵極電壓、漏極電壓和源極電壓，以檢查穩(wěn)定性和信號上的振鈴量。

在進行電壓轉換時，使用 DMM 并在柵極信號和柵極電壓電源（例如 VGLS、VCP 或 GND）之間執(zhí)行阻抗檢查，如圖 2-1 所示。這些路徑應為具有容性負載的高阻抗。低阻抗表示發(fā)生損壞（即幾個歐姆）。若要進行更深入的故障排除，請在運行期間使用示波器電壓探頭檢查電源電壓的穩(wěn)定性。

對于調節(jié)或保護柵極信號的情況，請使用 DMM 或 LRC 表并對路徑中的元件進行阻抗檢查，以確保無源器件沒有損壞。一種簡單的做法是，僅將讀取值與原理圖中列出的預期值進行比較，從而檢查有無損壞。

需要注意的是，大多數(shù)電機驅動器將這些功能集成到一個器件或單個芯片上。因此，這些集成柵極驅動器中的大多數(shù)都能夠監(jiān)控和檢查這些功能，并通過某種 FAULT、WARNING、LOCK GPIO 信號或可讀寄存器通知設計人員。如果 nFAULT 信號被置位，那么了解 nFAULT 信號被置位的原因以及觸發(fā)哪個故障至關重要。每個故障的標準通常在數(shù)據(jù)表中提供。更重要的是，如果可以重置 nFAULT 信號，則可以使用示波器電壓探頭監(jiān)測該信號，并將其用作下降沿觸發(fā)器以捕獲其他信號，例如 FET 柵極、源極或漏極電壓。

總之，步驟如下：

? 使用 DMM 檢查 FET 所有端子之間的阻抗

? 使用示波器探測柵極、漏極和源極電壓以檢查穩(wěn)定性和振鈴

? 使用 DMM 檢查柵極和柵極電源電壓之間的阻抗

? 使用示波器探測柵極電源電壓以確保穩(wěn)定性

? 使用 DMM 或 LCR 確認功率級中的無源器件值

? 了解任何 FAULT 信號被置位的原因

幸好，大功率設計一般不是出錯之后開展的補救性實驗。如前所述，可以采取一些措施來緩解潛在問題。

這些操作可能會改變電路板架構或柵極驅動器運行方式，從而增加對元件或電路板面積的需求。因此，需要在實現(xiàn)每個可能的操作和考慮真實系統(tǒng)的重要需求之間進行權衡，這正是大功率設計的藝術。

3 通過 MOSFET 和 MOSFET 柵極電流實現(xiàn)大功率設計 (IDRIVE)

3.1 MOSFET 柵極電流

如前所述，MOSFET 的漏極和柵極電流是向電機供電的基石。為了提供電流并打開 FET，必須在 MOSFET 的本征柵極電容器上積累電荷。此過程在 MOSFET和 IGBT柵極驅動器電路的基本原理 和了解智能柵極驅動 應用手冊中進行了更詳細的解釋。

因此，將柵極電荷或電流的速率與 FET 漏極至源極電壓上升聯(lián)系起來，如理想的一階方程式 1 所示

其中：

根據(jù)方程式 1，高 IDRIVE 和小 Qgd 會導致非常快的壓擺率，因為 VDRAIN 在系統(tǒng)中通常是固定的，除非系統(tǒng)電源電壓專門設計為可變電壓。高壓擺率會降低 MOSFET 中的開關損耗，因此使壓擺率盡可能高似乎是有益的。但是，大多數(shù)設計人員試圖使用更高的壓擺率，卻沒有意識到使用超出設計值太多的壓擺率會產生不利影響。

3.1.1 柵極電流為何會導致?lián)p壞

遺憾的是，在大功率系統(tǒng)中存在高壓擺率的不利影響。隨著更多電流流經 FET 和 VDS 電壓以更快的速度進行轉換，MOSFET 的固有電容耦合以及寄生 LC 諧振的影響會增加。

圖 3-1. MOSFET 導通引起的電感尖峰和耦合

如圖 3-1 所示，柵極信號上升沿的高頻分量（更重要的是，穿過米勒區(qū)域的上升 VDS 信號）會導致電流流到另一個 FET 的本征電容器上。該信號通過固有的柵極至漏極或柵極至源極電容器耦合，因為電容器在較高頻率下具有較低的阻抗。如果這些耦合信號足夠高，它們可能會超過電機驅動器的絕對最大額定值，或者打開一相內的低側和高側 FET，從而在電流繞過電機并從 VDRAIN 到 GND 流過直接路徑時導致發(fā)生擊穿。

由于 CGD 耦合，MOSFET 在導通之前具有最大壓擺率限制。這意味著如果壓擺率太高，即使柵極直接短接至源極，MOSFET 也會導通。在考慮柵極驅動器下拉強度和柵極路徑上的寄生電感時，這會在導致意外導通之前降低可能的最大壓擺率。

簡單地說，柵極電流越大，耦合越多，而柵極電流越小，則耦合越少。

重申一下：

? 柵極電流過大會導致?lián)p壞

? 降低電流可防止損壞

? 為系統(tǒng)選擇適當?shù)臇艠O驅動電流 (IDRIVE) 至關重要。

既然了解了柵極電流過多產生的影響，就必須開發(fā)調整柵極電流的方法，并且必須推導出給定系統(tǒng)的柵極電流計算法。

3.1.2 柵極電阻器和智能柵極驅動技術

柵極電流或 IDRIVE 在 FET 的開關特性中發(fā)揮著重大的作用，因此需要使用能夠調整柵極電流的方法。

3.1.2.1柵極電阻器

圖 3-2. 柵極電流固定時的灌入和拉出電阻器

在大多數(shù)柵極驅動器器件中，柵極驅動拉電流和灌電流（即上拉和下拉）值可在數(shù)據(jù)表中找到。在某些器件中，該值在內部是固定的，對于給定的 FET，輸出電流能力遠大于計算出的 IDRIVE。

添加外部串聯(lián)柵極電阻以控制施加的柵極電壓的壓擺率并降低施加到 FET 柵極的峰值電流。這類似于 RC 濾波器：R 是柵極電阻器，C 是 MOSFET 的固有電容。為了加強控制，可以并聯(lián)另一個柵極電阻器和二極管（如果設計人員想要分別控制灌電流和拉電流），如圖 3-2 中所示。

MOSFET 參數(shù)、系統(tǒng)電壓和電路板寄生參數(shù)都會影響最終的壓擺率，因此選擇理想柵極電阻值是一個迭代過程。
適用于柵極驅動器的外部柵極電阻器設計指南 技術手冊中介紹了此過程。

下面這個原則有助于確定用于柵極電阻器的理想電阻：電阻越小，壓擺率越高，電流越大；電阻越大，壓擺率越低，電流越小。

3.1.2.2智能柵極驅動和內部控制的柵極灌電流和拉電流

圖 3-3. 灌電流和拉電流受控（例如智能柵極驅動）時的柵極電阻器占位符

幾個 TI 柵極驅動器包含被稱為智能柵極驅動的技術，用于控制傳送到 FET 的電流。設計人員只需通過更改寄存器中的位或在指定引腳上配置外部電阻器來選擇拉電流和灌電流，如圖 3-2 中所述。相關詳細信息，請參閱了解智能柵極驅動 應用手冊。

話雖如此，在 FET 的柵極和器件的柵極驅動引腳之間放置一個 0Ω 串聯(lián)電阻器仍然是一個很好的做法，因為設計人員可能需要將灌電流或拉電流置于兩個設置值之間或使其低于最低設置值。該電阻器還可用作易于訪問的電壓測量測試點。如節(jié)3.1.2.2 中所示。

3.1.2.3柵極電阻器和智能柵極驅動技術摘要

? 柵極電阻器和智能柵極驅動技術均可調節(jié)柵極灌電流和拉電流

? 選擇一個與源極電感的電抗相等的柵極電阻以獲得臨界阻尼性能，并選擇一個高達源極電感電抗兩倍的柵極電阻以獲得欠阻尼性能，如適用于柵極驅動器的外部柵極電阻器設計指南 技術手冊中所述

? 或者，也可以通過使用通用計算式、觀察 VGS 波形并分別針對更慢或更快的壓擺率將值調高或調低來選擇電阻器

? 可以針對給定的 FET 計算智能柵極驅動拉電流或灌電流，如節(jié) 3.1.3 中所述

? 選擇柵極電阻器或 IDRIVE 的過程需要反復迭代和嘗試

? 如果可以在器件內控制拉電流和灌電流，例如智能柵極驅動，那么添加一個與 FET 柵極串聯(lián)的 0Ω 電阻器并替換為非零電阻器（如果需要進一步調整）仍然是一個不錯的做法

3.1.3 給定 FET 的柵極電流計算示例

在此示例中，使用 DRV835x 系列器件并將其與 CSD19536KTT 功率 MOSFET 配對，后者用在適用于三相 BLDC電機的 54V、1.5kW、效率 > 99%、70 × 69mm2 的功率級參考設計 TIDA-010056 中。

估算近似柵極電流的步驟一般為：

1.找到 FET 部件型號和相關數(shù)據(jù)表

2. 在數(shù)據(jù)表中找到 Qgd 值

3. 典型的 Qgd 是可以接受的，但要始終注意 Qgd 的最小或最大容差

4. 估計所需的 VDS 上升和下降時間。一般來說，對于許多大功率系統(tǒng)，將上升和下降時間保持在 100ns 至
300ns 之間是一個很好的切入點。

5. 或者，設計人員可以重新排列方程式 2 以根據(jù)柵極驅動電流 (IDRIVE) 而非 VDS 壓擺率 (SRDS) 獲得公式，其
中 25V/μs 至 100V/μs 作為通用輸入是可接受的：

其中：

? IDRIVE = 從柵極拉取或灌入的電流（單位為安培）

? tRiseFall = VDS（非 VGS）的等效上升或下降時間，單位為秒

? Qgd = MOSFET 的固有柵極至漏極電荷，單位為庫侖

對于 CSD19536KTT，Qgd = 17nC，我們可以使用通用指南將 100ns 放入方程式 3 的上升和下降時間中。注意，一些設計人員想要使上升時間為下降時間的兩倍。

DRV835x 系列沒有將 IDRIVE 恰好設為 170mA，但它確實具有較低的選項，即拉電流為 150mA 或 100mA，灌電流為 100mA。拉電流是指從柵極電源電壓獲取并推入 FET 的電流，它對應于上升時間；灌電流是指電荷從 FET的柵極拉出并推到 FET 的源極的速率，它對應于下降時間。

如果上升和下降時間為 300ns，仍可以使用上述公式計算：

再次使用 DRV835x 系列，選擇 50mA 作為拉電流，但最小灌電流為 100mA。這是用非零值替換 0Ω 柵極電阻器以獲得低于最低設置的等效柵極灌電流的理想示例。如果不打算使用 0Ω 柵極電阻器，則必須切斷布線并重新設計電路板以獲得所需性能。

請記住，我們僅使用根據(jù)安全通用指南計算的起始柵極驅動電流。這是一個一階公式，與實際系統(tǒng)中看到的不完全匹配，但目標是獲得一個合理的起點。因此，我們在器件沒有精確選擇的情況下向下舍入，使等效上升或下降時間比計算出的值更長。設計人員應在測試后增大或減小這個數(shù)字。

4 通過外部元件實現(xiàn)大功率設計

在通過仿真了解和緩解電機驅動器電路板寄生效應 一文中可以找到本節(jié)的大量理論和仿真支持證據(jù)。強烈建議用這篇文章對此處所討論的理論進行補充。

文中很多小節(jié)都討論了該理論，但也都總結了要點。建議閱讀本小節(jié)，回頭再將這些要點作為小節(jié)摘要進行參考。

在我們逐步研究本小節(jié)時，更多的電路被開發(fā)出來，可以添加到系統(tǒng)中。這些新增內容可能與系統(tǒng)的注意事項和目標相沖突，例如需要實現(xiàn)手持方式，這就限制了布板空間。決定添加什么和不添加什么是大功率設計藝術的一部分。

4.1 大容量和去耦電容器

圖 4-1. 大容量電容器示例

大容量電容器和去耦電容器的主要作用是為系統(tǒng)提供瞬時電荷，以便主電源不必承擔提供瞬時電荷的任務。更具體地說，電源內的電流紋波以及由導線和跡線產生的寄生電感引起的電壓尖峰是電源電荷不足導致的。電源的物理位置遠離電機驅動電路，因此從電源到 MOSFET 的路徑中有相當多的電感。

小值電容器可以相對較快地進行充放電，而大值電容器可以存儲大量能量，但反應相對較慢。因此，大多數(shù)數(shù)據(jù)表都顯示了在電源上并聯(lián)放置大電容和小電容的推薦元件。在功率級中，毫法拉或數(shù)百微法拉的電解或陶瓷電容器與一法拉到數(shù)十微法拉的陶瓷電容器結合使用。

此外，有時電機可以充當發(fā)電機，其中大容量電容器和去耦電容器存儲來自電機的能量，以防止高側 FET 或VDRAIN 的漏極電壓升高，如節(jié) 4.1 中所示。

總結：

? 低值電容器可以快速提供一些電荷，而高值電容器會隨著時間的推移逐漸提供大量電荷，因而有助于減少系統(tǒng)中的電壓振鈴和電壓尖峰

? 強烈建議始終使用它們。前期可以將幾個 100μF 至 330μF 電容器與幾個 1μF 至 2.2μF 電容器并聯(lián)，因為之后可以進一步進行替換。

? 通用的經驗法則是 2μF/W；但是，實際系統(tǒng)結果差異很大

說實話，此建議不夠明確。此建議并未描述針對給定布局估算寄生效應并通過 SPICE 模擬其影響以獲得理想大容量電容器值的過程。因此，沒有給出方程式或數(shù)學方法。但是，我們想強調此建議非常實用。按照此建議進行設計時，不必像之前一樣大費周章地對系統(tǒng)進行實際測試或依賴過去的系統(tǒng)知識結合數(shù)據(jù)表進行判斷。如果性能不夠好，那么設計人員會添加更多電容器或更改材料清單，以便用不同值的電容器替換現(xiàn)有電容器來解決問題。

總之，規(guī)劃實施通用規(guī)則以獲得基準電容器值，然后對系統(tǒng)進行實際測試，可能會獲得良好的性能而無需進行其他更改，但也可能會導致性能不佳，需要通過實驗和迭代過程解決性能問題。

4.1.1 額定電容器電壓說明

陶瓷電容器的直流電壓降額很差。這是使用陶瓷電容器代替不同材料（如氧化鋁電解電容器）的已知缺點。當承受額定電壓時，陶瓷電容器的容量只有額定容量的一半。

圖 4-2. 電容器所承受的電容與電壓間的關系（按封裝尺寸）

圖 4-2 顯示了一個實際生產的電容器示例。請注意，當偏置電壓為 10V 時，額定電壓為 10V 的 10μF 電容器的等效電容僅為 1–3μF。這些圖表可在任何電容器數(shù)據(jù)表中找到，其他工程師已經探索并揭示了這些事實。

在大功率環(huán)境中，48V 系統(tǒng)需要額定最低為 100V 的陶瓷電容器（或使用 2 個 48V 電容器，等于 96V），最接近的行業(yè)額定值為 100V。因此，功率級中額定電壓為 48V 的電容器沒有幫助，必須相應地調整大小。

請注意，此準則有時會放寬到 1.5 乘以電源電壓，例如在 60V 應用中乘以 2 得出 120V，它介于 100V 和 150V 行業(yè)標準之間。因此，60V 的 1.5 倍計算為 90V 或 100V，就像 48V 的情況一樣。如圖 4-2 所示，該指南可能會失效，建議查閱電容器的數(shù)據(jù)表以獲取更多信息。

總結：

? 當電容器承受更高電壓時，有效電容會降低

? 選擇額定電壓為電容器所承受典型電壓的 2 倍或 1.5 倍的電容器：

– 對于 48V 系統(tǒng)，這大約是 100V 額定值

? 與鋁電容器相比，陶瓷電容器的電壓降額要差得多，因此通用指南不適用于鋁電解電容器

– 建議查閱電容器的數(shù)據(jù)表以了解制造商提供的確切降額

4.2 RC 緩沖器電路

圖 4-3. RC 緩沖器示例

緩沖器電路不僅用于電機驅動器應用，還用于許多開關穩(wěn)壓器電路。因此，有很多資源都涵蓋了這個主題。

介紹一下，RC 緩沖器由從開關節(jié)點串聯(lián)連接到恒定電壓基準（例如 GND 連接）的電阻器和電容器組成。對于電機驅動電路，在相位節(jié)點和 FET 的高側漏極之間以及相位節(jié)點和 FET 的低側源極之間放置一個 RC 緩沖器，如圖 4-3 所示。

它們可有效減少相位振蕩或每個 MOSFET 上的電壓振鈴。它們減少節(jié)點處的初始尖峰并提供阻尼因子以減少振鈴
周期數(shù)。

但是，必須針對特定系統(tǒng)的寄生效應調整 RC 的值。除非可以對寄生效應進行建模，否則應通過實驗來選擇 R 值和 C 值。幸好，有很多資源說明了如何計算這些值，例如以適用于電機驅動器的 RC 緩沖器設計中的 E2E 常見問題解答為例。

總結：

? RC 緩沖器在減少振鈴節(jié)點的穩(wěn)定時間方面很有效

? 理想 RC 緩沖器值取決于給定系統(tǒng)的寄生值

? 將緩沖器與 MOSFET 在同一層靠近放置

– 如果放置在 FET 的相對層上，通孔電感會降低緩沖器的效率

4.3 高側漏極到低側源極電容器

圖 4-4. 高側漏極到低側源極電容器位置示例

乍一看，圖 4-4 中的高側漏極到低側源極電容器似乎不言自明，并且經常與去耦電容器或大容量電容器相混淆。但是，大多數(shù)電機驅動器應用沒有將低側源極連接到 GND。相反，低側源極通常連接到用于電流感測的分流電阻器，然后連接到 GND。

這很重要，因為去耦電容器需要穩(wěn)定基準才能可靠地提供電荷。由于感測電阻布局引入的電感、流過低側 FET 的電機電流或接地技術不良，系統(tǒng)中可能會出現(xiàn) GND 不穩(wěn)定情況。如果 GND 與開關節(jié)點一起彈動，則去耦電容器無法完成從穩(wěn)定基準和低電感路徑提供電荷的工作。作為參考，0.2512 元件封裝尺寸（感測電阻的常見封裝）會引入 1–5nH 的寄生電感。

HS 漏極到低側源極電容器可以避免這些問題，因為它連接到 VDRAIN（假定該 VDRAIN 是穩(wěn)定的），并且可以將電荷直接傾倒到節(jié)點上，而不是通過感測電阻的路徑。這是 AC GND 的概念，也是 RC 緩沖器也可以連接到HS 漏極和 LS 源極的原因。

因此：

? 這種方法可以很好地抑制低側源極和 GND 上的負反彈。

? 選擇大約 0.01μF–1μF 的值并將它們放置在盡可能靠近 FET 的位置，以確保它們正常工作

– 具體來說，該值應足夠低，以免影響電流感測波形的非寄生紋波，從而反映電機的真實行為

許多工程師低估了這種緩解技術并且沒有充分利用空間，因為此時他們已經優(yōu)先考慮了 RC 緩沖器和大容量電容器。如果 GND 或感測電阻產生負振鈴，或低于 GND，則 HS 漏極至 LS 源極電容器可在低阻抗路徑中提供電荷。顯示 GND 和 LS 源極電壓的波形有助于確定是否發(fā)生負振鈴以及是否更新設計以將 HS 漏極到 LS 源極電容器添加到半橋。

4.4 柵極至 GND 二極管

圖 4-5. 柵極至 GND 二極管示例

簡而言之，二極管將節(jié)點鉗位到電壓，因此不會超出器件的絕對最大額定值。符合柵極驅動器和 MOSFET 的絕對最大額定值的電流額定值、鉗位電壓和時序信息對于選擇有效的二極管很重要。常見的置位方法是將陰極連接到FET 附近的 GLx 節(jié)點，將陽極連接到 GND，以幫助處理負瞬態(tài)尖峰，如圖 4-5 所示。

這些方法不是主要推薦的緩解技術，不能取代其他方法，因為二極管只是簡單地重新路由能量，而不是通過濾波或去耦來抑制能量。與電容器相比，二極管通常會引入更多的損耗和功耗，因為每個 PWM 周期都會發(fā)生電壓尖峰。

總結：

? TVS 二極管鉗位電壓低于器件的絕對額定值以防止損壞

? 二極管應與其他緩解技術結合使用，不得僅僅依賴二極管

? 與流入和流出電容器的電流相比，二極管會耗散更多功率

5 通過并聯(lián) MOSFET 功率級實現(xiàn)大功率設計

為了增加半橋電路的電流傳導能力，通常通過將 MOSFET 的漏極、源極和柵極連接在一起來并聯(lián)多個MOSFET。從理論上講，要將上述多個并聯(lián) MOSFET 視為一個元件。

圖 5-1. 并聯(lián)使用 MOSFET 以實現(xiàn)更高的載流能力

實際上，沒有兩個 MOSFET 是完全相同的。這意味著，一個 MOSFET 最終會先導通，一個 MOSFET 會承載更多電流。盡可能減小這種差異對于系統(tǒng)運行至關重要。驅動并聯(lián) MOSFET 應用簡介中介紹了并聯(lián) MOSFET 設計背后的理論和流程。

下面總結了一些注意事項：

? 為并聯(lián)使用的 FET 的每個柵極添加一個電阻器，而不是為所有并聯(lián) FET 添加一個電阻器。失配的 MOSFET柵極將相互振鈴，它們之間沒有額外的阻抗。

? 使 FET 在物理層面上非常靠近并具有相似或相同的布局

? 使柵極布線保持統(tǒng)一且厚度相等，并將它們拆分以非?？拷?FET 的柵極

? 將 GHx 與 SHx 配對，將 GLx 與 SLx 布線配對，這些布線會路由回柵極驅動器，因此它們的長度和寬度類似

? 源極和漏極連接應使用銅平面，而不僅僅是布線

6 通過保護實現(xiàn)大功率設計

6.1 VDS 和 VGS 監(jiān)控

圖 6-1. VDS 和 VGS 監(jiān)視器的實現(xiàn)示例

顧名思義，VDS 和 VGS 監(jiān)控的根本目的是監(jiān)控 FET 柵極、源極和漏極的電壓。

在擊穿示例中，一個相位內的高側 FET 或逆變器橋臂被打開。一段時間后，輸入信號發(fā)生變化，使高側 FET 關閉，然后在同一相位內開啟低側 FET。如果高側 FET 和低側 FET 同時開啟，會導致電機被繞過并且電流會同時流經高側和低側 FET 明顯更低的電阻路徑。

發(fā)生擊穿問題的原因在于接地的電阻路徑非常低。例如，與電源通過 FET 的幾毫歐電阻對地短路時的電阻相比，從 48V 電源到電機電阻（數(shù)百毫歐和 1 歐姆之間）的電阻路徑的電阻要高得多。過量電流會超過 FET 的電流額定值，導致大量電感尖峰，從而超出器件的絕對最大額定值，還會導致 PCB 溫度急劇升高，進而導致 PCB 永久損壞。

如果監(jiān)控柵極和源極電壓 (VGS) 之間的差異，我們就可以了解 FET 是否導通和傳導電流。如果監(jiān)測漏極和源極電壓之間的差異，我們就可以了解電流是否通過 FET 傳導。因此，我們可以監(jiān)控這兩個電壓并就何時開啟和關閉FET 做出明智的決定，并防止驅動器在同一相位同時開啟兩個 FET。簡而言之，VGS 監(jiān)視器會確定柵極是否開啟，而 VDS 監(jiān)視器會確定柵極開啟時是否存在電流。

典型的實現(xiàn)方式是使用比較器來監(jiān)控這些電壓。一些集成式器件的擊穿保護功能是通過以下方法實現(xiàn)的：在關閉一個 FET 和開啟另一個 FET 之間插入一個延時時間，或不允許輸入信號同時開啟高側和低側。但是，某些器件未在器件內集成 VGS 或 VDS 監(jiān)視器，因此在發(fā)生擊穿事件時不會覆蓋輸入。最好查看柵極驅動器的數(shù)據(jù)表以獲取更多信息。

對于 TI 技術，智能柵極驅動依賴于 VGS 和 VDS 監(jiān)視器的狀態(tài)來確定是允許還是阻止柵極開啟。相關詳細信息，請參閱了解智能柵極驅動 應用手冊。

總結：

? 監(jiān)控 VGS 確定 FET 是否開啟

? 監(jiān)控 VDS 會確定柵極導通時電流是否流過 FET

? 將 VGS 和 VDS 比較器輸出納入換向邏輯中，該邏輯會覆蓋輸入，在出現(xiàn)大電流或功率級受損（例如擊穿）時保護系統(tǒng)

6.1.1 在過流、擊穿或 FET 短路事件期間關閉 FET

如果 VDS 監(jiān)視器或其他電流保護裝置識別出過流事件，顯而易見的解決方案就是關閉 FET 以阻止電流通過。在這種情況下，相電流會是典型用例的 10 或 100 倍以上。正如節(jié) 2 中已經探討的那樣，相位中電流越大，寄生電感尖峰就越高，但可以通過降低柵極驅動電流來增加 FET 的上升或下降時間，從而降低電感尖峰。

對于典型的柵極驅動器，節(jié) 3.1.2.2 確定灌電流由外部柵極電阻器固定，并且在過流事件期間無法改變。但是，TI的智能柵極驅動技術會自動降低柵極驅動電流，從而使 FET 的下降時間比典型值更長，進而減少過流事件引起的整體電壓尖峰。

6.2 無源柵極至源極下拉電阻

圖 6-2. 無源柵極至源極下拉電阻示例

無源下拉電阻的主要用途是確保在柵極驅動器發(fā)生故障時柵極和源極之間存在已知關系。具體來說，如果柵極驅動器卡在灌電流或拉電流狀態(tài)，或柵極驅動器進入高阻抗狀態(tài)，該電阻器可確保有一條路徑來防止 FET 導通。

無源柵極至源極下拉電阻為電荷提供了一條均衡柵極和源極電壓的路徑，從而使 FET 以更快的速度關閉。實際上，如果柵極驅動器損壞，其他一些保護或換向邏輯電路會注意到出現(xiàn)了問題，系統(tǒng)也會檢測到。這些下拉電阻的重要性在于，確保在其他保護電路發(fā)現(xiàn)問題之前不會發(fā)生擊穿情況。有了這些下拉電阻，更換柵極驅動器 IC 就可以修復系統(tǒng)，而沒有這些下拉電阻，就要面臨處理熔化的電機、熔斷的 FET 或對 PCB 造成不可逆損壞等問題。

需要注意的是，一些柵極驅動器在器件中集成了數(shù)百 kΩ 的無源下拉電阻，以發(fā)揮這種保護作用。但是，一些設計人員可能希望在 FET 的柵極和源極附近設置更強的下拉電阻，這樣柵極上的電荷就不需要通過潛在的柵極電阻器和電感布線來均衡柵極和源極電壓。另一個好處是外部下拉電阻不依賴于柵極驅動器，這也有助于添加冗余以允許系統(tǒng)在已知狀態(tài)下發(fā)生故障。

最后需要注意的是，在最終的功率損耗計算中需要考慮每個下拉電阻。但是，下拉電阻的總功耗通常不到 1 毫瓦，遠小于 RDS(on) 或感測電阻產生的數(shù)十毫瓦功耗。請記住，在考慮 VGLS、電荷泵或自舉功能時，必須考慮通過這些下拉電阻的任何電流。

總結：

? 外部無源下拉電阻為從柵極到源極的電荷提供路徑，以便在有源下拉電阻出現(xiàn)故障時可將 FET 關閉

? 這些下拉電阻的范圍從數(shù)十千歐到數(shù)百千歐

? 與柵極驅動器電路中的主要損耗源相比，這些外部無源下拉電阻造成的功率耗散要少得多

? 許多柵極驅動器在器件內集成無源下拉電阻

6.3 電源反極性或電源截斷保護

所有電氣系統(tǒng)都面臨的一個危險是電源極性接反。在設計電氣系統(tǒng)時，有多種技術可用于提供電池反向保護，但所有技術的共同目標是在電池端子接反時阻止電流流動。保護汽車電機驅動系統(tǒng)免受反極性情況的影響 應用手冊中介紹了相關理論和技術。

此外，一些使用大電流電機的電機驅動應用需要電源開關來獲得替代負載關斷路徑或降低靜態(tài)電流。由于系統(tǒng)輸出功率非常高，必須采用分立的導通元件。大電流電機驅動應用中的截斷開關 應用手冊中討論了實現(xiàn)截斷開關的方法。

總結：

? 使用串聯(lián)二極管、單個 MOSFET 或 NMOS 和 BJT 電路防止反向電池和截斷開關

? 不同方法之間需要就成本、功率耗散和 PCB 面積進行權衡

7 通過電機控制方法實現(xiàn)大功率設計

7.1 制動與慣性滑行

圖 7-1. 慣性滑行條件下電流流過體二極管的示例

讓處于運動狀態(tài)的轉子停止或慣性滑行是一個典型的用例，會給大功率設計帶來問題。在這個特定的定義中，慣性滑行是指所有高側和低側都已關閉時的狀態(tài)，可以理解為電機相位的浮動。電機是部分電感負載，因此除了轉子磁性材料通過定子線圈產生的反電動勢之外，電感器還試圖通過產生電壓來保持電流流動，從而抵抗電流的變化。因此，在這種慣性滑行條件下，電機相位上的電壓會上升到高于 FET 漏極處的電壓，這會導致電流從電機流過，途經 FET 的體二極管進入電源。

這些電壓尖峰會使從電機相位流入電源的電流增加，并將 FET 漏極處的等效電壓增加到更高的值。如前所述，大容量電容器吸收了部分或全部能量，但如果大容量電容器電壓的增加不加遏制，由此產生的電壓上升很容易超過柵極驅動器的絕對最大值。

這實際上發(fā)生在每個 PWM 周期的死區(qū)時間，但 FET 保持在慣性滑行狀態(tài)的時間很短，不足以使產生的能量移動到電源，因而不會造成損壞。但是，可以檢測到高側電源上的電壓增加。

幸好，這種情況可以通過電機控制方法或外部電路來避免，妥善做法是制定一個計劃來管理存儲在線圈中的能量。最好采用制動控制方法或增加外部電路，而不是慣性滑行。

7.1.1 基于算法的解決方案

低側制動的常見示例是關閉所有高側柵極并打開所有低側柵極。這將所有電機相連接到 GND，并允許電流隨著電感器中的能量流入和流出 GND 而循環(huán)和崩潰。通過使用電流感測或 VDS 監(jiān)視器，設計人員可以確定電流何時完全衰減，然后將電機從低側制動狀態(tài)釋放。

主動制動的常見示例是通過將 PWM 輸入應用于相反的柵極對來對抗電機的當前狀態(tài)。對于參考圖 7-1 的更具體示例，假設 A 的高側打開，B 的低側打開。主動制動會對 A 的低側和 B 的高側進行 PWM，以迫使來自電源的電流與儲存在定子線圈中的電流相反。

在電流再循環(huán)和衰減模式 應用報告中涉及步進電機的慢速和快速衰減模式中應用了相同的一般概念。

7.1.2 外部電路解決方案

圖 7-2. 主動制動電路示例

如前所述，大容量電容器可以吸收電機產生的部分或全部能量，因此在慣性滑行條件下增加電容器的數(shù)量或電容值可以起到正向作用。

對于主動方法，一種解決方案是添加一個外部下拉電路來控制電機驅動器的電源。該電路提供了一條從外部接到GND 的路徑，能耗散電機功率，并防止電壓在圖 7-2 所示的高側漏極上上升。對于希望在電機驅動器外部進行系統(tǒng)控制而不依賴柵極驅動級來管理電機產生的外部電源的用戶來說，該解決方案很受歡迎。由于能量增加，電阻器和下拉 FET 的大小和額定功率必須符合瓦數(shù)要求。此外，需要通過反饋來判斷電壓是否升得過高；通常是通過分壓器來實現(xiàn)這種反饋的，該分壓器通向 MCU 的 ADC。

7.1.3 制動與慣性滑行摘要

總結：

? 當轉子旋轉時進入慣性滑行狀態(tài)會導致反電動勢升至高于電源電壓，并將電流從電機相位推入高側 FET 體二極管，最終進入電源。電壓的增加會損壞柵極驅動器。

? 制定一個計劃，通過使用制動算法或外部制動電路來管理在停止或慣性滑行條件下存儲在電機中的能量

8 通過布局實現(xiàn)大功率設計

8.1 什么是開爾文連接？

圖 8-1. 良好開爾文連接示例

開爾文連接法使用涉及載流路徑或參考點的精密電勢接觸點，旨在減少或消除接觸電阻。相反，想象一下 PCB 上的兩條布線具有同一個電氣節(jié)點。一條布線用于承載電流，另一條布線僅用于感測電壓。在某種程度上，使用數(shù)字萬用表 (DMM) 來感測元件兩端的電壓與使用開爾文連接法的原理相同。

當通過外部電機驅動器系統(tǒng)感測電流時，經常使用這種類型的連接。主電機電流流經電阻路徑，開爾文連接被路由到 CSA 的輸入端（SPx 和 SNx 引腳）。

有關開爾文連接的完整視頻培訓，請參閱 TI精密實驗室 – 電流感測放大器 演示文稿。

總結：

? 確保有一個初級電流路徑和初級感測路徑

? 盡量縮短感測電阻和 IC 感測引腳之間的長度

? 盡量保持感測路徑的長度和厚度相同，以最大限度地減小信號之間的誤差。這里可以采用差分路由。

? 遵循所用分流電阻器的著陸墊提供的所有建議

8.2 總體布局建議

圖 8-2. 考慮寄生效應的智能柵極驅動原理圖示例

在制造 PCB 后，根據(jù)物理原理，需要向系統(tǒng)添加更多的電阻器、電感器和電容器。添加這些元件是寄生效應的結果 - 圖 8-2 顯示了一個示例。

布局的主要目標之一是最大限度地減少這些寄生效應，使它們實際上可以忽略不計。更大的電流和電壓會使這些寄生效應的影響更加明顯，從而使大功率設計變得困難。

因此，整個應用手冊介紹的都是電機驅動器電路板布局的妥善做法。強烈建議通讀整個文檔。

但是，此處添加了額外的要點，以幫助了解 TI 提供的大功率柵極驅動器器件的背景信息：

? 實際 PCBA 具有添加到系統(tǒng)中的寄生元件

– 長布線會增加電容和電阻

– 細布線也會增加電阻和電感

? 具有 1oz 覆銅的 10mil/A 為布線寬度提供指引，但它也適用于過孔，特別是角環(huán)區(qū)域。布線和過孔越大或越寬，電感越小。

– 因此，應使用至少 15mil 柵極電流拉電流和灌電流路徑，20mil 效果更好

NOTE

由于中間層內的熱量，具有 1oz 覆銅的 10mil/A 無法提供指引作用，并需要更寬的布線

? 為了獲得更好的熱性能和電流能力，建議在外層提供 VDC、電機相位和 GND 電源多邊形，如果可能，在內層也重復這些多邊形

? 使同一條布線上的各段布線更細更小會增加阻抗失配

– 使用淚滴或平面來消除失配問題

? 由于存在寄生效應，電流越大就意味著電壓尖峰越高

? 除了元件之外，元件的占用空間也會增加寄生效應

? 路徑中的過孔會增加寄生效應，即電感

? 必須了解返回路徑：

 -直流電流在 GND 平面上盡可能地擴散，而高頻電流則被吸引到相應的高速布線下方。因此，除非需要轉移電流使其不再流入電路板的某個區(qū)域，否則共用 GND 總是優(yōu)于分離 GND。

? 從寄生的角度來看，共用接地總是優(yōu)于分離 GND。分離 GND 僅用于將高頻電流和大量電流從敏感元件轉移開。這意味著這些信號必須朝向或靠近這些元件進行傳輸以保證分離 GND。

– 如果選擇了分離 GND，則會知曉電感會添加到某些路徑

? 為幫助理解，您可以將自己想象為電流：從引腳或元件的源極到器件或外部連接器的 GND 引腳繪制環(huán)路。讓該環(huán)路盡可能小。有時這意味著在平面中添加大量過孔、增加接地平面覆蓋或重新排列元件。

? 經驗表明，100 和 300 GND 拼接過孔的價格差異在 PCB 制造中可以忽略不計。創(chuàng)建一個 GND 拼接過孔平面以連接外層和內層 GND。

– 在自動化工具失效的地方手動放置 GND 拼接過孔

? 典型柵極驅動器 IC 上最重要的信號和元件位置包含在下表中，按重要性降序排列：

1. 穩(wěn)壓器及其相關電容器（如 VCP、VGLS 或低壓穩(wěn)壓器 AVDD、DVDD 等）（最重要）

2. 輸入電源和基準電壓的旁路電容器（如 VM、GND 和 CSAREF）

3. 信號路徑和電流/功率更大的路徑（如 GHx、GLx 和 SHx）

4. 頻繁切換的數(shù)字信號，按頻率排序（如 SPI 或 PWM 信號）

5. 不經常切換的數(shù)字信號（如 ENABLE 或 nFAULT）（最不重要）

9 結論

雖然節(jié) 1.2 中的示例是通用的，但借助此思維過程可以解決許多問題。通過分析大功率電機驅動器應用的注意事項，我們能夠提前計劃可能發(fā)生的問題，并評估柵極驅動器的功能以快速確定問題所在。這就是大功率設計的藝術。

10 鳴謝
Cole Macias 特別感謝以下人員在本應用手冊編制過程中所做的技術性貢獻和審閱工作：Matt Hein、Adam Sidelsky、Prajkta Vyavahare (PV)、Manu Balakrishnan、Nicholas Oborny、Anthony Lodi 和 Aaron Barrera。

重要聲明和免責聲明

TI 提供技術和可靠性數(shù)據(jù)（包括數(shù)據(jù)表）、設計資源（包括參考設計）、應用或其他設計建議、網絡工具、安全信息和其他資源，不保證沒有瑕疵且不做出任何明示或暗示的擔保，包括但不限于對適銷性、某特定用途方面的適用性或不侵犯任何第三方知識產權的暗示擔保。

這些資源可供使用 TI 產品進行設計的熟練開發(fā)人員使用。您將自行承擔以下全部責任：(1) 針對您的應用選擇合適的 TI 產品，(2) 設計、驗證并測試您的應用，(3) 確保您的應用滿足相應標準以及任何其他安全、安保或其他要求。這些資源如有變更，恕不另行通知。TI 授權您僅可將這些資源用于研發(fā)本資源所述的 TI 產品的應用。嚴禁對這些資源進行其他復制或展示。您無權使用任何其他 TI 知識產權或任何第三方知識產權。您應全額賠償因在這些資源的使用中對 TI 及其代表造成的任何索賠、損害、成本、損失和債務，TI 對此概不負責。

TI 提供的產品受 TI 的銷售條款 (https:www.ti.com/legal/termsofsale.html) 或 ti.com 上其他適用條款/TI 產品隨附的其他適用條款的約束。TI提供這些資源并不會擴展或以其他方式更改 TI 針對 TI 產品發(fā)布的適用的擔?；驌Ｃ庳熉暶?。