臺(tái)積電本周在舊金山舉行的 IEEE 國(guó)際電子設(shè)備會(huì)議 （IEDM） 上介紹了其下一代晶體管技術(shù)。N2 或 2 納米技術(shù)是這家半導(dǎo)體代工巨頭首次涉足一種新的晶體管架構(gòu)，稱為納米片(Nanosheet)或全環(huán)繞柵極。

三星有制造類似設(shè)備的工藝，英特爾和臺(tái)積電都預(yù)計(jì)在 2025 年生產(chǎn)它們。

與臺(tái)積電目前最先進(jìn)的工藝 N3（3 納米）相比，這項(xiàng)新技術(shù)可將能效提高 15% 或提高 30%，同時(shí)將密度提高 15%。

N2是“四年多的勞動(dòng)成果”，臺(tái)積電研發(fā)和先進(jìn)技術(shù)副總裁Geoffrey Yeap告訴IEDM的工程師。今天的晶體管 FinFET 的核心有一個(gè)垂直的硅片。納米片或全環(huán)繞柵極晶體管有一堆狹窄的硅帶。

這種差異不僅提供了對(duì)流經(jīng)器件的電流的更好控制，還允許工程師通過制造更寬或更窄的納米片來生產(chǎn)更多種類的器件。FinFET 只能通過乘以器件中的翅片數(shù)量來提供這種多樣性，例如具有一個(gè)、兩個(gè)或三個(gè)翅片的器件。但納米片為設(shè)計(jì)人員提供了介于兩者之間的漸變選擇，例如相當(dāng)于 1.5 個(gè)翅片或任何可能更適合特定邏輯電路的東西。

臺(tái)積電的技術(shù)稱為 Nanoflex，允許在同一芯片上使用不同的納米片寬度構(gòu)建不同的邏輯單元。由窄器件制成的邏輯單元可能構(gòu)成芯片上的通用邏輯，而那些具有更寬納米片、能夠驅(qū)動(dòng)更多電流和更快開關(guān)的邏輯單元將構(gòu)成 CPU 內(nèi)核。

納米片的靈活性對(duì)處理器的主要片上存儲(chǔ)器 SRAM 的影響特別大。幾代以來，這個(gè)由 6 個(gè)晶體管組成的 key 電路并沒有像其他 logic那樣縮小得那么快。但 N2 似乎打破了這種擴(kuò)展停滯的趨勢(shì)，導(dǎo)致了 Yeap 所說的迄今為止最密集的 SRAM 單元：每平方毫米 38 兆比特，或比以前的技術(shù) N3 提高了 11%。N3 僅比自己的前身提高了 6%。“SRAM 收獲了通往全環(huán)繞門的內(nèi)在收益，”Yeap 說。

Future Gate-All-Around 晶體管

雖然臺(tái)積電提供了明年晶體管的細(xì)節(jié)，但英特爾著眼于工業(yè)界能夠?qū)⑵淇s小多長(zhǎng)時(shí)間。Intel 的答案是：比最初想象的要長(zhǎng)。

“納米片架構(gòu)實(shí)際上是晶體管架構(gòu)的最后前沿，”英特爾元件研究小組的硅技術(shù)專家 Ashish Agrawal 告訴工程師。即使是未來的互補(bǔ) FET （CFET） 器件，也可能在 2030 年代中期問世，也是由納米片構(gòu)成的。因此，研究人員了解它們的局限性很重要，Agrawal 說。

“我們還沒有碰壁。這是可行的，這就是證據(jù)......我們正在制造一個(gè)非常好的晶體管。— 英特爾的 SANJAY NATARAJAN

Intel 證明，柵極長(zhǎng)度為 6 納米的晶體管效果很好。英特爾

英特爾探索了一個(gè)關(guān)鍵的縮放因子，即柵極長(zhǎng)度，即晶體管源極和漏極之間柵極覆蓋的距離。柵極控制流經(jīng)器件的電流。縮小柵極長(zhǎng)度對(duì)于縮短標(biāo)準(zhǔn)邏輯電路中器件與器件的最小距離至關(guān)重要，由于歷史原因，稱為接觸式多晶間距或 CPP。

“CPP 縮放主要根據(jù)柵極長(zhǎng)度進(jìn)行，但預(yù)計(jì)這將停在 10 納米柵極長(zhǎng)度，”Agrawal 說。當(dāng)時(shí)的想法是，10 納米的柵極長(zhǎng)度太短了，除其他問題外，當(dāng)器件應(yīng)該關(guān)閉時(shí)，過多的電流會(huì)泄漏到器件上。

“所以我們考慮將 10 納米推到 10 納米以下，”Agrawal 說。英特爾修改了典型的全環(huán)繞柵極結(jié)構(gòu)，使該器件只有一個(gè)納米片，當(dāng)器件開啟時(shí)，電流將流過該納米片。

通過減薄納米片并修改其周圍的材料，該團(tuán)隊(duì)成功生產(chǎn)出一種性能可接受的器件，其柵極長(zhǎng)度僅為 6 nm，納米片厚度僅為 3 nm。

最終，研究人員預(yù)計(jì)硅柵極全能器件將達(dá)到擴(kuò)展極限，因此英特爾和其他地方的研究人員一直在努力用二硫化鉬等 2D 半導(dǎo)體取代納米片中的硅。但 6 納米的結(jié)果意味著這些 2D 半導(dǎo)體可能在一段時(shí)間內(nèi)不需要。

“我們沒有碰壁，”Intel Foundry 高級(jí)副總裁兼技術(shù)研究總經(jīng)理 Sanjay Natarajan 說?！斑@是可行的，這就是證據(jù)......我們正在制造一個(gè)非常不錯(cuò)的晶體管“，通道長(zhǎng)度為 6 納米。