近幾年來，PC機的各項技術得到了迅速發(fā)展，CPU的計算速度、內存容量都大幅度提高，其數(shù)字信號處理能力已經完全可以滿足對常規(guī)通信信號的實時解調。將調制解調器設計在聲卡上而不是DSP芯片上，有很多好處：首先，聲卡廉價易得，充分利用卡上的line in、mic in、line out、spk out等端口，可以實現(xiàn)多路信號的實時解調，一卡多用;其次，優(yōu)化后的解調軟件占用CPU的時間很少，可以在接收數(shù)據(jù)的同時從事其他工作;第三，不受存儲空間的限制，用高級語言編程，設計周期短。另外，這種設計方案與硬件平臺無關，軟件升級周期短。本文正是基于這種思想，拋開DSP器件，以PC機為硬件平臺，實現(xiàn)對QPSK信號的實時解調，系統(tǒng)框圖如圖1所示。

　　圖1中，接收機輸出的基帶信號經PC機聲卡采樣后得到離散化的數(shù)字序列。對信號的采樣可調用Windows的API函數(shù)對聲卡進行控制，包括采樣頻率、緩存大小、每次讀入的字節(jié)數(shù)等，具體實現(xiàn)可參看相關資料，本文不再贅述。圖1中的解調軟件部分是本文討論的重點，它完成對信號的數(shù)字化實時解調功能，其數(shù)字化解調原理如圖2所示。

　　軟件AGC

　　軟件AGC用于跟蹤信號外包絡變化實現(xiàn)對衰落的補償。本文采用圖3所示對數(shù)AGC。

　　圖3中的對數(shù)AGC用軟件實現(xiàn)時，A(n)的計算采用下式。

　　log{A(n+1)}=log{A(n)}+α[log{R}-log{|A(n)x(n)|}]

　　圖中，x(n)是軟件AGC的輸入信號，y(n)是輸出信號;A(n)是AGC的增益控制變量;α和R為常量，取值根據(jù)設計要求在補償速度和穩(wěn)定性之間取折中，當要求補償速度迅速時，取較大的值，反之，取較小的值。

　　DFPLL載波頻率恢復

　　在位同步點附近，存在信號的碼間串擾問題。DFPLL的基本思想就是，對于每個碼元，利用位同步附近的采樣點計算碼元的相位，并根據(jù)基帶信號碼元的相位特點，計算出參考載波與信號載波的差值，利用此差值調整VCO的相位，進行載波恢復。