近二十年來(lái)，隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展，出現(xiàn)了一種新的頻率合成技術(shù)——直接數(shù)字合成（Direct Digital Synthesize）技術(shù)。DDS的出現(xiàn)導(dǎo)致了頻率合成領(lǐng)域的第二次革命。DDS具有相對(duì)帶寬很寬、頻率捷變速率快、頻率分辨率高、輸出相位連續(xù)、可輸出寬帶的正交信號(hào)、可編程、全數(shù)字化和便于集成等優(yōu)越性能。但是它的全數(shù)字結(jié)構(gòu)造成了DDS的主要缺點(diǎn)：其一，根據(jù)取樣定量，輸出信號(hào)的最高頻率將低于參考時(shí)鐘的一半，故若要提高輸出頻率將受到器件（如DAC、ROM）的速度限制；其二，DDS輸出信號(hào)中雜散寄生分量大，其中輸出高頻尤其，它無(wú)法達(dá)到PLL頻率合成的頻譜純度；其三，DDS的功耗與其時(shí)鐘頻率成正比，故在供電受到限制的場(chǎng)合且又要求有較高的頻率輸出，DDS就有局限性。如何克服限制DDS廣泛應(yīng)用的主要缺點(diǎn)，是當(dāng)前國(guó)際上DDS技術(shù)研究的主要課題。本文將利用倍頻的方法擴(kuò)展DDS的頻率上限和改善DDS雜散電平。

1 DDS的基本原理及其雜散電平

DDS的理論依據(jù)是奈奎斯特抽樣定理。根據(jù)該定理，對(duì)于一個(gè)周期正弦波連續(xù)信號(hào)，可以沿其相位軸方向，以等量的相位間隔對(duì)其進(jìn)行相位/幅度抽樣，得到一個(gè)周期性的正弦信號(hào)的離散相位的幅度序列，并且對(duì)模擬幅度進(jìn)行量化，量化后的幅值采用相應(yīng)的二進(jìn)制數(shù)據(jù)編碼。這樣就把一個(gè)周期的正弦波連續(xù)信號(hào)轉(zhuǎn)換成為一系列離散的二進(jìn)制數(shù)字量，然后通過(guò)一定的手段固化在只讀存儲(chǔ)器ROM中，每個(gè)存儲(chǔ)單元的地址即是相位取樣地址，存儲(chǔ)單元的內(nèi)容是已經(jīng)量化了正弦波幅值。這樣的一個(gè)只讀存儲(chǔ)器就構(gòu)成了一個(gè)與2π周期內(nèi)相位取樣相對(duì)應(yīng)的正弦函數(shù)表，因它存儲(chǔ)的是一個(gè)周期的正弦波波形幅值，因此又稱其為正弦波形存儲(chǔ)器。對(duì)于一個(gè)連續(xù)的正弦波信號(hào)，其角頻率ω可以用相位斜率Δφ/Δr表示。當(dāng)角頻率ω為一定值時(shí)，其相位斜率Δφ/Δt也是一個(gè)確定值。此時(shí)，正弦波形信號(hào)的相位與時(shí)間成線性關(guān)系，即φ=ω×Δt。根據(jù)這一基本關(guān)系，在一定頻率的時(shí)鐘信號(hào)作用下，通過(guò)一個(gè)線性的計(jì)數(shù)時(shí)序發(fā)生器所產(chǎn)生的取樣地址對(duì)已得到的正弦波波形存儲(chǔ)器進(jìn)行掃描，進(jìn)而周期性地讀取波形存儲(chǔ)器中的數(shù)據(jù)，其輸出通過(guò)數(shù)模轉(zhuǎn)換器及低通濾波器就可以合成一個(gè)完整的、具有一定頻率的正弦波信號(hào)。

DDS的基本原理框圖如圖1所示。它主要由標(biāo)準(zhǔn)參考頻率源、相位累加器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器、低通平滑濾波器構(gòu)成。在時(shí)鐘脈沖的控制下，頻率控制字K由累加器得到相應(yīng)的相碼，相碼尋址波形存儲(chǔ)器進(jìn)行相碼-幅碼變換輸出不同的幅度編碼，再經(jīng)過(guò)數(shù)模變換器得到相應(yīng)的階梯波，最后經(jīng)低通波器對(duì)階梯波進(jìn)行平滑，即得到由頻率控制字K決定的連續(xù)變化的輸出波形。其中，參考頻率源一般是 一個(gè)高穩(wěn)定的晶體振蕩器，其輸出信號(hào)用于DDS中各部件同步工作。因此，DDS輸出的合成信號(hào)的頻率穩(wěn)定度與晶體振蕩器是一樣的。相位累加器是實(shí)現(xiàn)DDS的核心，如圖2所示。它由一個(gè)N位字長(zhǎng)的二進(jìn)制加法器和一個(gè)由固定時(shí)鐘脈沖取樣的N位相位寄存器組成。相位寄存器的輸出與加法器的一個(gè)輸入端在內(nèi)部相連，加法器的另一個(gè)輸入端是外部輸入的頻率控制字K。這樣，在每個(gè)時(shí)鐘脈沖到達(dá)時(shí)，相位寄存器采樣字K。這樣，在每個(gè)時(shí)鐘脈沖到達(dá)時(shí)，相位寄存器采樣上個(gè)時(shí)鐘周期內(nèi)相位寄存器的值與頻率控制字K之和，并作為相位累加器在這一時(shí)鐘周期的輸出。

當(dāng)頻率合成器正常工作時(shí)，在標(biāo)準(zhǔn)頻率參考源的控制下（頻率控制字K決定了相應(yīng)的相位增量），相位累加器則不斷地對(duì)該相位增量進(jìn)行線性累加，當(dāng)相位累加器積滿量時(shí)就會(huì)產(chǎn)生一次溢出，從而完成一個(gè)周期性的動(dòng)作，這個(gè)動(dòng)作周期即是DDS合成信號(hào)的一個(gè)頻率周期。于是，輸出信號(hào)波形的頻率及頻率分辨率可以表示如下：

fout=Kfc/2 N (1)

fmin=fc/2 N (2)

式中：fout為輸出信號(hào)頻率;fmin為輸出信號(hào)分辨率；K為頻率控制字；N為相位累加器字長(zhǎng)；fc為標(biāo)準(zhǔn)參考頻率源工作頻率。

由式（1）和（2）可知，DDS輸出信號(hào)的頻率主要取決于頻率控制字K，相位累加器字長(zhǎng)N決定DDS的頻率分辨率。當(dāng)K增大時(shí)，fout可以斷地提高，由抽樣定理，最高輸出頻率不得大于fc/2，但工作輸出頻率達(dá)40%fc左右時(shí)，輸出波形的相位抖動(dòng)就很大。根據(jù)實(shí)驗(yàn)所得，實(shí)際工作時(shí)輸出頻率小于fc/3較為合適。同時(shí)當(dāng)N增大時(shí)，DDS輸出頻率的分辨率也越精細(xì)。

從理論上來(lái)講，DDS輸出信號(hào)的相位噪聲對(duì)參考時(shí)鐘信號(hào)的相位噪聲有20lg(fc/fout)dB的改善。但是DDS的數(shù)字化處理也帶來(lái)了不利因素，豐富的雜散隨著主頻率一起輸出，使得降低雜散成為一個(gè)主要問(wèn)題。圖3表示了DDS的雜散來(lái)源，主要有以下三個(gè)方面的因素：

（1）ξDA（n）是D/A變換器引入的誤差，它是由D/A變換器的非理想特性引起的。DAC的非理想特性有：差分、積分的非線性、D/A轉(zhuǎn)換過(guò)程中的尖峰電流、轉(zhuǎn)換速率受限等；

（2）ξT（n）是ROM存貯數(shù)據(jù)的有限字長(zhǎng)引起的誤差。由于ROM存儲(chǔ)的位數(shù)是有限的D，所以幅值量化過(guò)程中將產(chǎn)生量化誤差ξT（n）；

（3）ξP（n）是相位舍位引起的誤差。在DDS中，一般相位累加器的位數(shù)L遠(yuǎn)大于ROM的尋址位數(shù)W，因此累加器的輸出尋址ROM時(shí)，其L-W個(gè)低位就必須舍去，這樣就不可避免地產(chǎn)生相位誤差，稱為相位截?cái)嗾`差ξP(n)。該誤差是DDS輸出雜散的主要原因。

2 擴(kuò)展DDS頻率上限的方法

根據(jù)前面的分析可以知道，DDS的輸出頻率較低以及雜散電平高，限制了它在寬帶、高穩(wěn)定、高純頻譜雷達(dá)信號(hào)中的應(yīng)用。為了降低雜散，不能完全利用DDS相對(duì)帶寬很寬的優(yōu)點(diǎn)，只能選擇DDS中一段雜散軟低的有限帶寬，通過(guò)倍頻擴(kuò)展其上限頻率。這就是為了獲寬帶信號(hào)波形采用DDS加倍頻的理由。

擴(kuò)展帶寬的方法有很多，可以利用倍頻器直接倍頻，乘法器倍頻，利用鏡像抑制混頻器分取上、下邊帶，利用DDS正交輸出合成，DDS與混頻器組合，DDS與鎖相環(huán)組合，以及多路并行DDS的方法。本文采用的是DDS直接倍頻的方法，下面詳細(xì)介紹這種方法。

圖4是DDS直接倍頻的原理方框圖。來(lái)自型號(hào)為Stel-1175的DDS輸出的0～20MHz較小的信號(hào)經(jīng)前置放大后，通過(guò)后面的窄帶濾波器，經(jīng)過(guò)耦合電容加到第一級(jí)晶體管倍頻器，調(diào)整晶體管的直流工作點(diǎn)，使其工作在丙類(lèi)工作狀態(tài)下，由于晶體管的非線性特性，在其信號(hào)輸出端產(chǎn)生多次諧波，再通過(guò)帶通濾波器來(lái)有效地提取輸入信號(hào)的二倍頻信號(hào)。通過(guò)這樣的四次二倍頻后輸出頻率為198～220MHz。由于帶通濾波器有大的衰減（插損-10dB），輸出信號(hào)很小，故在最后加了一級(jí)晶體管線性放大器，用以獲所需幅度的信號(hào)。

與許多倍頻方式相比，晶體管倍頻具有電路簡(jiǎn)單、支態(tài)范圍大、增益高、雜散諧波電平低等優(yōu)點(diǎn)，故在DDS倍頻電路中采用了晶體管倍頻的方案?；驹硎抢昧司w管在丙類(lèi)工作狀態(tài)下，導(dǎo)致輸入信號(hào)波形的失真，從而產(chǎn)生它的各次諧波分量，然后通過(guò)后級(jí)選頻回路來(lái)提取所需要的諧波分量。在DDS倍頻模塊的晶體管倍頻電路中，選用了2SC3358作為倍頻用的晶體管，它是一種低相噪、高可靠、高穩(wěn)定性的晶體管，具有較大的動(dòng)態(tài)范圍。下面將扼要分析晶體管倍頻的工作原理。

二倍頻電路中各級(jí)電壓與電流關(guān)系如圖5所示。由于晶體管的非線性，在集電極產(chǎn)生基波的各次諧波，讓輸出回路諧振于二次諧波，因此Vc的頻率比基波信號(hào)頻率高一倍，同時(shí)，Vcmin與Vbmax仍在同一點(diǎn)相遇。瞬時(shí)集電極電壓與瞬時(shí)基極電壓的表達(dá)式可分別寫(xiě)成：

vc=Vcc-Vcmcos2ωt (3)

vB=-VBB+Vbmcosωt (4)

為了比較，圖5中同時(shí)用虛線畫(huà)出作為放大器時(shí)的bc=Vcc-Vcmcosωt的曲線。可以看出，在有ic流通的時(shí)間內(nèi)，倍頻器的集電極瞬時(shí)電壓上升速度比較快。因此，在同樣的Vcmin值的情況下，倍頻器的集電極損耗功率Pc比正常工作于基波頻率時(shí)大得多，亦即集電極效率ηc要低得多。為了避免Pc太大，應(yīng)減小倍頻器的集電極電流通角θc，以減小Pc，提高ηc。

由于Vcmin相同，因此兩者的電壓利用系數(shù)ξ=Vcmn/Vcc也相。現(xiàn)在從相同的iCmax與rCmin這兩個(gè)條件出發(fā)，來(lái)比較倍頻器與放大器的輸出功率與效率：

Pon=1/2VcmIcmn=1/2(ξVcc)iCmaxan(θc) (5)

ηc=(Pon)/(Po)=[(1/2)VcmIcmn]/(VccIco)=(1/2)ξgn(θc) (6)

式中：gn=(Icmn)/(Ico)=[an(θc)]/[a0(θc)]

由式（5）可見(jiàn)，n次諧波倍頻器的輸出功率正比于n次諧波的分解系數(shù)an(θc)。由圖5可以知道：

θc=120° a1(θc)=0.536(最大) θc=60° a2(θc)=0.276(最大) （7）

因此為了倍頻器的輸出功率最大，在n=2時(shí)，θc應(yīng)取60°左右。這時(shí)與θc=120°時(shí)的放大器輸出功率相比較有：

(Po2)/(Po1)=[a2(60) °]/[a1(120°)]=0.52≈1/2 (8)

由此可見(jiàn)，在采用最佳通值角的情況下，二次倍頻器的輸出功率只能約等于它作為放大器時(shí)的1/2。與此同時(shí)，由式（8）可以求出它的效率也隨著倍頻次數(shù)n的增而下降。

由以上的討論可以知道，隨著倍頻次數(shù)n的增加，它的輸出功率與效率下降。同時(shí)，n值越高，最佳的θc值越小。為了減小θc，就必須提高倍頻器的基極反向偏壓-VBB。VBB加大后，基極激勵(lì)電壓Vbm也必須加大。對(duì)于晶體管電路來(lái)說(shuō)，增加激勵(lì)電壓與偏壓，就可能使發(fā)射結(jié)的反向偏壓超過(guò)擊穿電壓V（BR）EBO。基于以上這些原因，這種倍頻器的倍頻次數(shù)n通常不能超過(guò)3～4。因此，在DDS倍頻模塊中，倍頻次數(shù)選為2。

在完成方案和系統(tǒng)框圖的設(shè)計(jì)基礎(chǔ)上，進(jìn)一步完成了整個(gè)DDS倍頻模塊方案設(shè)計(jì)和PCB圖的設(shè)計(jì)。在完成制板和系統(tǒng)的裝配后，進(jìn)行了系統(tǒng)的調(diào)試，得到了最后的測(cè)試結(jié)果。測(cè)試結(jié)果如下：

輸入頻率范圍：12.375～13.75MHz

輸入功率范圍：-25～0dBm

輸出頻率范圍：198～220MHz

輸出功率范圍：+8.0～+11.0dBm/輸入功率為-9dBm時(shí)

雜散電平：≤-60dBc

諧波電平：≤-35dBc

相位噪聲：ε（1kHz）≤-90dBc/Hz；ε（10kHz）≤-100dBc/Hz

圖6、圖7給出用ADVANTEST R3465頻譜分析儀測(cè)出的幾個(gè)頻點(diǎn)的頻譜圖。

根據(jù)上述分析可以知道，當(dāng)型號(hào)為Stel-1175的DDS輸出信號(hào)頻率為0～20MHz并且功率為-25～0dBm時(shí)，DDS倍頻模塊擴(kuò)展的DDS上限頻率為198～220MHz，輸出功率為+8.0～+11.0dBm(典型輸入功率為-9dBm時(shí))，雜散電平小于≤-60dBc，諧波電平小于≤-35dBc。由上面的指標(biāo)可以知道，DDS倍頻模塊可以滿足通信、雷達(dá)、電子對(duì)抗、導(dǎo)航、遙測(cè)遙控、電子儀器儀表等領(lǐng)域的工程應(yīng)用要求。

在電子對(duì)抗領(lǐng)域中，DDS倍頻模塊可作為跳頻保密通信系統(tǒng)和高穩(wěn)定、高純頻譜的雷達(dá)系統(tǒng)中的發(fā)射機(jī)激勵(lì)源和接收機(jī)的理想本振源，這樣可以提高跳頻速度和展寬跳頻范圍以提高跳頻通信系統(tǒng)和雷達(dá)系統(tǒng)的抗干擾能力。