μPD16305在等離子體顯示器中的應(yīng)用
摘要:介紹了NEC公司生產(chǎn)的專(zhuān)用于等離子體顯示器的行驅(qū)動(dòng)芯片μPD16305的性能特點(diǎn)及其它PDP顯示系統(tǒng)中的應(yīng)用。它為PDP掃描電極的驅(qū)動(dòng)電路提供了高達(dá)180V的驅(qū)動(dòng)信號(hào),顯示效果令人滿(mǎn)意。
本文引用地址:http://cafeforensic.com/article/225741.htm關(guān)鍵詞:等離子體顯示器 高壓驅(qū)動(dòng) μPD16305
等離子體顯示器(Plasma Display Panel,簡(jiǎn)稱(chēng)PDP)是近幾年發(fā)展起來(lái)的新型板顯示器件,它利用氣體放電產(chǎn)生的紫外線激發(fā)熒光粉發(fā)光顯示圖像。它具有超薄的外形、平面顯示、高亮度、寬視解、不受磁場(chǎng)影響等優(yōu)點(diǎn),是大屏幕壁掛電視的主流發(fā)展方向。但是,它的驅(qū)動(dòng)電壓高達(dá)180V,因而一些常用的顯示驅(qū)動(dòng)器無(wú)法滿(mǎn)足PDP對(duì)高驅(qū)動(dòng)電壓的要求。例如,Supertex公司生產(chǎn)的用于場(chǎng)發(fā)射顯示器(FED)的HV53/5408,只能提供90V的驅(qū)動(dòng)電壓。
1 性能特點(diǎn)
μPD16305j NEC公司推出的專(zhuān)用于AC-PDP的行驅(qū)動(dòng)器,它在工藝上使用高壓CMOS結(jié)構(gòu)。它由40位的雙向移位寄存器、鎖存器和高壓CMOS驅(qū)動(dòng)塊組成。其邏輯塊的供電電壓為5V(CMOS電平輸入),驅(qū)動(dòng)塊可實(shí)現(xiàn)200V、400mA的高電壓、大電流輸出。它還具有如下特點(diǎn):片上集成了40位雙向移位寄存器;低功耗(1mW);工作溫度范圍寬(-40~+85℃)。
Q1~Q40(管腳1~20,45~64):高壓輸出端
VSS1(管腳24、41):邏輯塊地
VDD1(管腳26、39):邏輯塊電源
VSS2(管腳22、23、42、43):驅(qū)動(dòng)塊地
VDD2(管腳21、44):驅(qū)動(dòng)塊電源
A(管腳30):右移數(shù)據(jù)輸入端/輸出端
B(管腳35):左移數(shù)據(jù)輸入端/輸出端
R/L(管腳25):移位方向控制端,
當(dāng)R/L=1時(shí),A腳為輸入端,B腳為輸出端,移位寄存器執(zhí)行右移功能;
當(dāng)R/L=0時(shí),B腳為輸入端,A腳為輸出端,移位;寄存器執(zhí)行左移功能
PC(管腳27):極性反轉(zhuǎn)控制端
CLK(管腳31):時(shí)鐘輸入端
CLR(管腳32):數(shù)據(jù)清除端(低有效)
STB(管腳36):鎖存使能控制端,
當(dāng)STB=1時(shí),執(zhí)行鎖存功能;
當(dāng)STB=0時(shí),數(shù)據(jù)通過(guò)
BLK(管腳37):輸出置位控制端,
當(dāng)BLK=1時(shí),輸出與PC同相;
當(dāng)BLK=0時(shí),輸出與PC相異或后輸出
NC(管腳28、29、33、34、38、40):空管腳
為了解決高壓芯片的散熱問(wèn)題,μPD16305將高壓輸出對(duì)稱(chēng)地放置到芯片的兩端;為便于電路的安裝、調(diào)試,將控制管腳放置到芯片的同一側(cè)。
ΜPD16305的功能結(jié)構(gòu)可分為三部分:40位雙向移位寄存器、40位鎖存器和高壓輸出功能塊。它除了有40路的高壓輸出以外,還有一個(gè)低壓的輸入和一個(gè)低壓的輸出。并且這兩個(gè)輸入輸出端口都是雙向的,當(dāng)一個(gè)為輸入時(shí),另一個(gè)為輸出,其輸出是移位寄存器輸入相連,可以級(jí)聯(lián)驅(qū)動(dòng)40路以上的顯示器。對(duì)于分辨率為852×480的PDP來(lái)說(shuō),只需12片μPD16305的主要功能塊。
移位寄存器、鎖存器和高壓輸出塊的真值表分別如表1、2、3所示。
表1 移位寄存器真值表
R/L | CLK | A | B | 移位寄存器 |
高 高 低 低 | 上升沿 高或低 上升沿 高或低 | 輸入 輸出 | 輸出 輸入 | 右移 維持 左翼 維持 |
表2 鎖存器真值表
STB | 操 作 |
高 低 | 數(shù)據(jù)維持 移位寄存器中的數(shù)據(jù)被輸出 |
表3 高壓輸出塊真值表
DATA | BLK | PC | On | Remark |
高 低 高 低 x x | 低 低 低 低 高 高 | 低 低 高 高 低 高 | 高 低 低 高 高 低 | 所有的輸出均為高 所有的輸出均為低 |
在這三部分電路中,高壓輸出驅(qū)動(dòng)電路部分是μPD16305芯片的核心部分,它為負(fù)載提供了高電壓、大電流的輸出,高壓輸出直接驅(qū)動(dòng)PDP屏的顯示單元,點(diǎn)亮被選中的象素。圖2為μPD16305高壓輸出驅(qū)動(dòng)電路圖。
圖2中,A、B、C三路信號(hào)是由同一信號(hào)(鎖存器輸出的信號(hào))經(jīng)過(guò)分離得到的。它們分別輸入到高壓輸出驅(qū)動(dòng)塊的三個(gè)輸入端,其中A和B信號(hào)反相,A和C信號(hào)同相。
當(dāng)A=1、B=0、C=1時(shí),N1、P1、N3導(dǎo)通,N2、P2、P3截止,輸出OUT=0;
當(dāng)A=0、B=1、C=0時(shí),N2、P2、P3導(dǎo)通,N1、P1、N3截止,輸出OUT=VDD2。
由圖可,這種輸出結(jié)構(gòu)不同于普通的互補(bǔ)輸出結(jié)構(gòu)。這種電路結(jié)構(gòu)的優(yōu)點(diǎn)在于:它可以用前級(jí)的數(shù)字電平,驅(qū)動(dòng)后面的功率級(jí)電路,這對(duì)于普通的推挽輸出結(jié)構(gòu)來(lái)說(shuō),是根本達(dá)不到的。
2 μPD16305來(lái)說(shuō),PDP驅(qū)動(dòng)電路中的應(yīng)用
μPD16305是一種CMOS結(jié)構(gòu)的高壓驅(qū)動(dòng)電路,使用非常靈活。其輸入可以是TTL電平,也可以是CMOS電平,高壓輸出調(diào)節(jié)范圍可從0V~200V。其內(nèi)部有一內(nèi)置二極管,此二極管的陽(yáng)極接在μPD16305的Vss2端,陰極接在μPD16305的VDD2端。由于PDP驅(qū)動(dòng)電極(Y)波形出現(xiàn)有多種電壓,所以驅(qū)動(dòng)芯片μPD16305提供穩(wěn)定、恒定的電源電壓是不可能完成該波形的。解決多電源電壓的方法是將μPD16305的高壓電源和高壓地“浮”起來(lái)運(yùn)用,使驅(qū)動(dòng)芯片的電源腳和地腳在不同時(shí)刻與同電壓相接,從而使芯片輸出符合相應(yīng)的要求。
在維持期里,所有Y電極的波形完全一致。但在尋址期中掃描尋址時(shí),各行的Y電極有效時(shí)間不同,出現(xiàn)有多種電壓。所以在維持期和尋址期,可以通過(guò)MOS開(kāi)關(guān)管的不同狀態(tài),使驅(qū)動(dòng)芯片的電源腳和地腳在不同時(shí)刻與不同電壓相接,以得到所需要的波形。這種連接方式降低了輸出級(jí)MOS管上的電壓,應(yīng)用起來(lái)有很大余地。
在驅(qū)動(dòng)PDP時(shí),在維持期和尋址期的初始化階段,利用的是μPD16305的全高或全低工作狀態(tài)(可參見(jiàn)表3);而在尋址期的掃描階段,利用的是μPD16305的移位工作狀態(tài),以實(shí)現(xiàn)逐行掃描。
μPD16305作為行驅(qū)動(dòng)器使用時(shí),控制信號(hào)與μPD16305的具體連接方式如圖4所示。
μPD16305的控制信號(hào)中,信號(hào)R/L可直接接到低壓電源VDD1上。因?yàn)樵隍?qū)動(dòng)電路中,只在逐行掃描階段才利用了移位功能,而且移位是在朝一個(gè)方向進(jìn)行的,因此沒(méi)有必要增加額外的信號(hào)產(chǎn)生器,將期接至某一固定電位即可。
其它的控制信號(hào)如A、CLK、STB、CLK等,可根據(jù)從PDP屏上測(cè)得的數(shù)據(jù),用可編程邏輯器件來(lái)產(chǎn)生,這里我們采用的是Altera公司的FLEX10K10系列的芯片。
電源信號(hào)和地信號(hào)是通過(guò)電平轉(zhuǎn)換電路驅(qū)動(dòng)功率MOS開(kāi)關(guān)管提供的,電平轉(zhuǎn)換電路的控制時(shí)序由CPLD產(chǎn)生。最終產(chǎn)生的驅(qū)動(dòng)波形如圖5所示。
在實(shí)際應(yīng)用中,要確保μPD16305所有的UDD1、VDD2、Vss1、Vss2管腳都要被使用,并且Vss1和Vss2必須接到同一電位上;由于μPD16305的管腳33在芯片內(nèi)部被連接到了封裝外殼上,所以必須保證此管腳開(kāi)路,不能使用;為了防止器件發(fā)生閂鎖效應(yīng),加電源時(shí)必須按照先加VDD1、再加邏輯信號(hào)、最后加VDD2的順序進(jìn)行;關(guān)斷電源時(shí),按照相反的順序進(jìn)行操作。
評(píng)論