隨著電子設(shè)備工作速度的不斷提高，連接設(shè)備、電路板、集成電路和器件的互連系統(tǒng)設(shè)計(jì)越來(lái)越成為制約整個(gè)系統(tǒng)設(shè)計(jì)成功的關(guān)鍵，以高速高密度PCB設(shè)計(jì)來(lái)說(shuō)，其信號(hào)完整性(SI)問(wèn)題、電源完整性(PI)問(wèn)題以及電磁兼容(EMC/EMI)問(wèn)題已經(jīng)成為設(shè)計(jì)工程當(dāng)中必須解決的核心問(wèn)題。隨著技術(shù)的發(fā)展，越來(lái)越多的設(shè)計(jì)人員認(rèn)同“高速設(shè)計(jì)就是高頻設(shè)計(jì)”這一全新理念，圖1很好地詮釋了這一特點(diǎn)。

圖1：“短路”特性隨信號(hào)速率的變化

目前，越來(lái)越多的射頻/高頻設(shè)計(jì)工程師參與并指導(dǎo)高速互聯(lián)設(shè)計(jì)，且近一半的電路設(shè)計(jì)人員發(fā)現(xiàn)要進(jìn)行高性能SI/PI設(shè)計(jì)，就必須采用3D全波模型來(lái)處理關(guān)鍵互聯(lián)問(wèn)題。

圖2：Xilinx Virtex Pro X FPGA的測(cè)試評(píng)估板

實(shí)際上，要在SI/PI/EMI方面實(shí)現(xiàn)高性能PCB設(shè)計(jì)仿真，仿真工具必須具備以下幾點(diǎn)關(guān)鍵要求：

第一，必須采用3D全波電磁模型，尤其對(duì)關(guān)鍵高速走線、過(guò)孔、網(wǎng)絡(luò)等;第二，能夠仿真模擬PCB上的復(fù)雜供電網(wǎng)絡(luò);第三，仿真器(包括場(chǎng)仿真器和路仿真器)必須具備高精度、高速度、大容量的特點(diǎn);第四，同時(shí)提供時(shí)域和頻域仿真結(jié)果;第五，還必須能與現(xiàn)有的PCB設(shè)計(jì)流程相兼容。

Ansoft公司的系列電磁場(chǎng)仿真工具再配合專(zhuān)門(mén)的SI設(shè)計(jì)仿真平臺(tái)DesignerSI，不僅滿(mǎn)足上述五點(diǎn)要求，而且由于Ansoft場(chǎng)工具均采用獨(dú)有的自適應(yīng)網(wǎng)格剖分技術(shù)，因此將電磁場(chǎng)仿真的難度大大降低，長(zhǎng)久以來(lái)其仿真速度、精度、容量均得到驗(yàn)證，是工程實(shí)用化的工具。場(chǎng)工具幫助互連系統(tǒng)的設(shè)計(jì)者精確地提取并建立互連系統(tǒng)的3D全波模型，隨后在仿真平臺(tái)Ansoft DesignerSI中進(jìn)行系統(tǒng)驗(yàn)證，提取串?dāng)_、眼圖、誤碼率等時(shí)域、頻域信息，用于信號(hào)完整性/電源完整性及EMC/EMI設(shè)計(jì)與仿真。千兆比特高速信道設(shè)計(jì)

圖2是Xilinx公司基于Virtex-II Pro X FPGA的測(cè)試評(píng)估板，其工作信號(hào)速率高達(dá)10Gbps以上，Xilinx采用Ansoft系列軟件進(jìn)行虛擬仿真，完成了對(duì)該P(yáng)CB上收/發(fā)高速差分組線的設(shè)計(jì)優(yōu)化，實(shí)現(xiàn)高速通信。在設(shè)計(jì)初始階段，根據(jù)實(shí)際問(wèn)題將整個(gè)高速串行信道分割為相對(duì)獨(dú)立的子結(jié)構(gòu)或子系統(tǒng)，如在本例中可分為封裝、PCB走線和SMA接頭，對(duì)各子系統(tǒng)分別進(jìn)行設(shè)計(jì)優(yōu)化，并通過(guò)場(chǎng)分析抽取、建立三維全波模型，然后在DesignerSI平臺(tái)上通過(guò)動(dòng)態(tài)鏈接、協(xié)同仿真功能，將各模塊鏈接形成一個(gè)完整的信道進(jìn)行整體性能驗(yàn)證。這樣做不僅能通過(guò)Ansoft參數(shù)化設(shè)計(jì)功能實(shí)現(xiàn)各關(guān)鍵結(jié)構(gòu)的最優(yōu)化設(shè)計(jì)，而且能夠最大限度地提高仿真效率，比如若想通過(guò)對(duì)PCB過(guò)孔、走線等部分結(jié)構(gòu)的優(yōu)化調(diào)整來(lái)提高整體傳輸性能，那么采用這種分解的子系統(tǒng)形式就能幫助設(shè)計(jì)人員迅速獲得所需數(shù)據(jù)，避免重復(fù)低效勞動(dòng)。

圖3：DesignerSI仿真結(jié)果與測(cè)試結(jié)果

利用Q2D進(jìn)行PCB走線的阻抗控制分析，確定差分線的幾何結(jié)構(gòu)和物理參數(shù);利用三維場(chǎng)仿真工具HFSS提取封裝、過(guò)孔、SMA連接器、非規(guī)則走線等的全波電磁模型;在DesignerSI中鏈接整個(gè)信道模型分別在時(shí)頻域中進(jìn)行系統(tǒng)驗(yàn)證。

在DesignerSI平臺(tái)上導(dǎo)入芯片IBIS/Spice模型，通過(guò)與Ansoft場(chǎng)工具的動(dòng)態(tài)鏈接完成整個(gè)信道的總體驗(yàn)證，得到眼圖并與實(shí)測(cè)結(jié)果對(duì)比(見(jiàn)圖3)。

數(shù)?；旌想娐钒宓腜I和SI問(wèn)題

一塊六層PCB板，其工作頻帶在1G以下，電源平面上分有2.5v、3.3v和5v三個(gè)電源分割，但具有完整的地平面。首先在SIwave中作諧振場(chǎng)分析以便了解電源/地平面在工作頻帶內(nèi)的整體特性，發(fā)現(xiàn)在工作頻帶內(nèi)(1G以下)會(huì)發(fā)生多個(gè)諧振現(xiàn)象，有14個(gè)諧振頻點(diǎn)(見(jiàn)圖4)，同時(shí)在SIwave中可以觀察PCB在各諧振頻點(diǎn)上不同的電壓(圖5)。由于工作頻帶內(nèi)的諧振不僅會(huì)帶來(lái)如電源/地噪聲、SSN等嚴(yán)重的電源完整性問(wèn)題，而且對(duì)SI同樣會(huì)產(chǎn)生嚴(yán)重影響。本例主要考慮通過(guò)在相關(guān)位置(如諧振場(chǎng)峰值/谷值位置處)加去耦電容來(lái)抑制諧振，從而間接改善SI性能。在SIwave中直接模擬該過(guò)程，根據(jù)前面得到的諧振分析結(jié)果直接仿真去耦電容的影響，為抑制這14個(gè)諧振點(diǎn)共加了26個(gè)去耦電容，仿真顯示加去耦電容后最低諧振頻點(diǎn)變?yōu)?.0133G，在工作帶寬以外。為了了解對(duì)SI的影響，選取了一個(gè)跨電源分割的信號(hào)網(wǎng)絡(luò)做S參數(shù)掃頻分析，比較加去耦電容前后的S參數(shù)變化曲線(圖6a/b)，發(fā)現(xiàn)加去耦電容之后，1G以下信號(hào)傳輸特性明顯得到了改善，尤其在700M左右插入損耗和回波損耗有8dB～9dB的改善。