時鐘速度的提升加上高頻率總線以及更高的接口數(shù)據(jù)速率使得PC電路板設計的挑戰(zhàn)性顯著提高。工程師必須超越板上實際邏輯的設計，還要考慮其它可能影響電路的因素，包括電路板的尺寸、環(huán)境噪聲、功耗和電磁兼容性(EMC)等。硬件工程師應在PC電路板設計階段解決EMC問題，確保系統(tǒng)不會受到EMC故障的影響。

　　良好的接地設計

　　低電感接地系統(tǒng)是最大限度減少EMC問題的最重要因素。最大限度地增加PC電路板上的接地面積可降低系統(tǒng)接地電感，進而減少電磁輻射和串擾。串擾可存在于電路板上的任何兩條布線之間，取決于互電感和互電容，與布線之間的距離、邊緣速率和布線阻抗成正比。

　　在數(shù)字系統(tǒng)中，互電感產生的串擾通常大于互電容產生的串擾。通過增加布線之間的間距或減少到接地層的距離可降低互電感。

　　信號連接到地的方法各種各樣。組件隨機連接到接地點的電路板設計會生成高接地電感，并引發(fā)不可避免的EMC問題。我們建議采用全鋪地層，這能在電流返回源極時最大限度地減小阻抗，不過接地層還需要專用的PC電路板層，這對于雙層電路板而言或許是不現(xiàn)實的。

　　因此，我們建議設計人員采用接地柵格，如圖1a所示。在此情況下，接地的電感取決于柵格之間的間距。

　　此外，信號返回系統(tǒng)接地的方式也很重要。信號路徑如果較長，就會產生接地回路，進而形成天線并輻射能量。因此，所有將電流帶回源極的布線都應選擇最短路徑，而且應直接到接地層。

圖示：三種接地方法

　　如果不能采用專用的接地層，則可使用接地柵格代替(1a)。連接所有不同接地并將它們連接到接地層的做法并不可取，因為這不但會增加電流回路的大小，而且會增加接地反彈的可能性(1b)。讓接地與電路板的完整邊緣拼接在一起，形成法拉第籠，從而不會把任何信號路由到界限之外(圖1c)，這種方法能把電路板的輻射限制在界限以內區(qū)域，避免外部輻射干擾電路板上的信號?！　∵B接所有不同接地并將它們連接到接地層的做法并不可取，這不但會增加電流回路的大小，而且會增加接地反彈的可能性。圖1b給出了將組件連接到接地層的推薦方法。

　　減少EMC相關的問題還有一個好方法，就是讓接地與電路板的完整邊緣拼接在一起，形成法拉第籠，從而不會把任何信號路由到界限之外(圖1c)。這種方法能把電路板的輻射限制在界限以內區(qū)域，避免外部輻射干擾電路板上的信號。

　　從EMC的角度來看，各層的適當安排也很重要。如果使用的層數(shù)超過兩層，那么要用一個完整的層作為接地層。如果采用四層電路板，那么接地層下面的一層應作為電源層。必須注意接地層的位置應在高頻信號布線和電源層之間。如果使用雙層電路板，完整的接地層不可能實現(xiàn)，那么可采用接地柵格。如果不使用單獨的電源層，那么接地布線應與電源布線平行，以確保電源清潔。

　　布局指南

　　為了讓設計免受EMC的影響，電路板上的組件必須根據(jù)功能進行分類(模擬、數(shù)字、電源部分、低速電路、高速電路等)。每類的布線應在指定區(qū)域內。在子系統(tǒng)的邊界處應使用濾波器。

　　應對數(shù)字電路問題時，必須特別注意時鐘和其它高速信號。連接這種信號的布線應盡可能短，而且應與接地層相鄰，從而保持輻射和串擾可以得到控制。

　　對于這種信號而言，工程師必須避免在電路板邊緣或附近連接器處使用過孔或布線。此外，信號還必須遠離電源層，因為這會引起電源層噪聲。傳輸差分信號的布線應盡量靠近彼此，從而可最有效地發(fā)揮磁場消除功能。

　　從源極向器件傳輸時鐘信號的布線應有匹配終端，只要阻抗不匹配，就會出現(xiàn)信號反射問題。如果不注意處理反射信號問題，大量能量就會輻射出去。不同形式的有效終端包括源點、端點和AC終端等。

　　對于面向振蕩器的布線而言，除接地外的其它布線不應與振蕩器或其布線平行或在其下方運行。此外，晶體也應靠近所需的芯片。

　　由于返回電流總沿著最低電抗的路徑走，因此傳輸電流的接地布線應靠近傳輸相關信號的布線，從而保持電流回路盡可能的短。

　　傳輸模擬信號的布線應與高速或開關信號分開，而且必須用接地信號進行保護。必須始終采用低通濾波器來去除周邊模擬布線耦合的高頻噪聲。

　　此外，模擬和數(shù)字子系統(tǒng)的接地層不能共享。　　電路板外的注意事項

　　電源上的任何噪聲都可能影響工作中的器件功能。通常來說，耦合在電源上的噪聲頻率高，因此需要旁路電容或去耦電容進行濾波。

　　去耦電容為電源層到接地的高頻電流提供低阻抗路徑。電