自從IEEE StdTM 802.3af以太網(wǎng)絡(luò)供電 （Power-over-Ethernet，PoE）標(biāo)準(zhǔn)于2003年6月通過(guò)后，已有數(shù)百萬(wàn)臺(tái)具備PoE功能的VoIP電話(huà)、無(wú)線(xiàn)接入點(diǎn)（WAP）和安全攝影機(jī)在世界各地銷(xiāo)售。PoE能夠方便地同時(shí)提供數(shù)據(jù)與電源功能，所以許多應(yīng)用現(xiàn)在都開(kāi)始內(nèi)置這項(xiàng)功能，例如銷(xiāo)售點(diǎn)終端裝置（POS）、網(wǎng)絡(luò)傳感器和樓宇自動(dòng)化。以太網(wǎng)絡(luò)供電設(shè)備（PSE）和用電裝置 （PD）等PoE產(chǎn)品的出貨量預(yù)計(jì)到2008年將超過(guò)一億。

　　把多顆分立的高壓元器件整合在一起有助于發(fā)展更小、更精簡(jiǎn)和成本更低的PoE用電裝置解決方案。例如PWM開(kāi)關(guān)穩(wěn)壓器的橋式二極管、瞬時(shí)電壓抑制器（TVS）和功率MOSFET就是很好的整合目標(biāo)，只不過(guò)由于高壓元器件的整合極為復(fù)雜，廠(chǎng)商通常不會(huì)把它們集成到同一顆芯片。本文將介紹把這些元器件整合到PoE用電裝置接口和電源管理控制器時(shí)所需考慮的系統(tǒng)層級(jí)需求以及它們可能帶來(lái)的好處。

　　現(xiàn)有解決方案

　　PoE產(chǎn)品的用電裝置接口已從早期的分立式設(shè)計(jì)演進(jìn)到現(xiàn)在的單芯片解決方案，這類(lèi)解決方案整合了IEEE 802.3af標(biāo)準(zhǔn)所要求的偵測(cè)、分類(lèi)和熱交換功能以及直流電源轉(zhuǎn)換所需的脈沖寬度調(diào)制器（PWM）。圖1就是典型的解決方案，其中包括典型隔離式電源所需的外部元器件。

　　圖1 傳統(tǒng)的PoE用電裝置接口與交換式穩(wěn)壓器（未整合高壓元器件）

　　返馳式穩(wěn)壓器架構(gòu)的應(yīng)用很廣泛，因?yàn)樗茉赑SE設(shè)備和PD裝置的電源供應(yīng)之間提供電氣隔離，同時(shí)支持VoIP電話(huà)和無(wú)線(xiàn)接入點(diǎn)等目前兩種主要PoE應(yīng)用的2～10W電源需求。許多PD應(yīng)用需要多個(gè)穩(wěn)壓電源，因此它們常利用多繞組變壓器、LDO或后降壓穩(wěn)壓器產(chǎn)生電壓給PD裝置的無(wú)線(xiàn)電、處理器和其他子系統(tǒng)。

　　典型的解決方案約需35～50顆外接元器件。其中雖有很多是較低價(jià)的電阻和電容，但仍有大約8～10顆的高電壓或大電流有源元器件會(huì)增加電路板面積和用料成本。這些元器件是：

　　● 輸入電源端的橋式二極管，它們可能包含6～8顆分立二極管或兩個(gè)整合式全橋整流器 （圖1的B1和B2）

　　● 瞬時(shí)電壓抑制器 （TVS），通常是一顆SMAJ58A或類(lèi)似的齊納箝位二極管（圖1中的D1）

　　● 開(kāi)關(guān)穩(wěn)壓器的功率MOSFET，隨著PWM架構(gòu)不同可能有1或2顆元器件（圖1中的M1）

　　把高壓元器件整合到PD裝置接口不僅使得PD裝置的設(shè)計(jì)更簡(jiǎn)單，還能將外部元器件減至最少。我們只要分析這三種元器件在PD裝置的工作方式、相關(guān)的IEEE StdTM 802.3af規(guī)格 （它們會(huì)決定所需的效能）以及哪些工藝技術(shù)可以整合這些高電壓功能，就能了解這種做法的優(yōu)點(diǎn)。

　　輸入端橋式二極管與浪涌抑制箝位

　　橋式二極管和浪涌抑制器（TVS）通常是分立的外接元器件，負(fù)責(zé)在嚴(yán)苛的PoE操作環(huán)境中提供重要的電路保護(hù)功能。橋式二極管的功能雖然相當(dāng)直接，但當(dāng)它用于PD裝置接口的輸入電源端時(shí)卻須提供下列重要功能。

　　● 無(wú)論纜線(xiàn)的電源極性為何，都能高效率將PSE設(shè)備的電源連接到PD裝置接口。

　　● 安全處理IEEE StdTMn 802.3af標(biāo)準(zhǔn)所定義的整個(gè)操作電壓和電流范圍。

　　● 在TVS二極管的配合下，承受IEC-60060所定義或纜線(xiàn)放電所造成的破壞性瞬時(shí)浪涌。

　　從操作電壓范圍的角度來(lái)看，橋式二極管只需將44～57V的直流電源從PSE設(shè)備連接到PD裝置接口。對(duì)于中間抽頭接點(diǎn)（CT1/CT2），802.3af規(guī)格則要求PD裝置必須接受任何一種極性的電源。這項(xiàng)要求使得CT1和CT2接腳必須使用4顆二極管組成的全橋式電路，它們通常會(huì)連接到10/100BASE-T應(yīng)用的數(shù)據(jù)線(xiàn)路對(duì)。

　　IEEE規(guī)格對(duì)PSE設(shè)備提供給備用線(xiàn)路對(duì)（SP1/SP2）的電壓極性有著明確規(guī)定，因此它就技術(shù)而言只需使用半橋式電路。然而考慮到靜態(tài)放電、纜線(xiàn)放電或雷電誘導(dǎo)產(chǎn)生的浪涌都可能造成瞬時(shí)現(xiàn)象，所以備用線(xiàn)路對(duì)的輸入端最好還是使用全橋式電路。如果浪涌進(jìn)入未使用全橋式電路的備用線(xiàn)路對(duì)，就可能在接口產(chǎn)生1kV以上的浪涌電壓而導(dǎo)致電路崩潰和二極管毀損。全橋式二極管電路還能將任何輸入（CT1/CT2/SP1/SP2）連接到以太網(wǎng)絡(luò)變壓器或RJ-45的任何輸出，避免可能出現(xiàn)的纜線(xiàn)連接錯(cuò)誤。

　　IEEE規(guī)格定義輸入操作電流為350mA，最大涌入電流限制為400mA。在保留充份設(shè)計(jì)彈性的情形下，橋式二極管須能在PD裝置的整個(gè)操作溫度范圍內(nèi)應(yīng)付高達(dá)500mA的直流電流。

　　如前所述，橋式二極管和瞬時(shí)電壓抑制器須能承受IEC-60060所規(guī)定的瞬時(shí)浪涌。浪涌事件定義為CT1-CT2或SP1-SP2接腳出現(xiàn)任何一種極性的1000V脈沖。該脈沖電壓的完整上升時(shí)間為300ns，下降一半所需的時(shí)間為 50μs，源阻抗則為201Ω。這表示瞬時(shí)抑制二極管在浪涌期間可能會(huì)遇到高達(dá)5A的瞬時(shí)電流，它基本上就是瞬時(shí)抑制元器件的峰值脈沖電流規(guī)格。

　　為了達(dá)到橋式電路和瞬時(shí)電壓抑制器的功能要求，這些重要元器件的整合須使用一種能夠提供高操作電壓和在PSE設(shè)備與PD裝置接口之間提供電氣隔離的工藝技術(shù)。當(dāng)然，它們相對(duì)于分立設(shè)計(jì)的成本也必須列入考慮。

　　開(kāi)關(guān)穩(wěn)壓器的功率MOSFET

　　許多開(kāi)關(guān)式穩(wěn)壓控制器都沒(méi)有整合功率MOSFET，這雖能提供彈性的輸入電壓范圍和輸出功率范圍，卻必須以開(kāi)關(guān)效率、電路板面積和成本最佳化為代價(jià)。由于PoE用電裝置的輸入電壓范圍（36～57V）和輸出功率（12.95W最大值）都不算寬廣，設(shè)計(jì)人員確實(shí)可將適當(dāng)?shù)拈_(kāi)關(guān)功率FET整合到應(yīng)用。

　　Rsp是一種優(yōu)值（figure of merit），用來(lái)描述工藝技術(shù)的導(dǎo)通阻抗能力。RSP是MOSFET導(dǎo)通阻抗（RDS（ON））與總布局面積（不僅是門(mén)極）的乘積，其單位是Ωmm2。MOSFET的RSP越低，達(dá)到目標(biāo)RDS（ON）所需的元器件就越小。外接式高壓MOSFET經(jīng)常采用RSP值相對(duì)較高的成熟工藝技術(shù)，這表示元器件必須很大才能提供很低的導(dǎo)通阻抗；除此之外，這類(lèi)元器件多半需要較高的門(mén)極電壓才能讓信道完全反轉(zhuǎn)（以及最低導(dǎo)通阻抗）。

　　使用外接式功率MOSFET時(shí)，高RSP和高門(mén)極電壓是造成開(kāi)關(guān)效率下降的兩大因素。外接FET不僅會(huì)引入電路板寄生參數(shù)，龐大的元器件面積還會(huì)造成很大的門(mén)極電容，控制器在讓FET導(dǎo)通或截止時(shí)都必須對(duì)這些電容進(jìn)行充電與放電。由于開(kāi)關(guān)功耗CgateVgate2成正比，面積過(guò)大的外接MOSFET可能增加PoE應(yīng)用的耗電。

　　設(shè)計(jì)人員若能事先知道電壓規(guī)格與輸出功率范圍，即可采用適當(dāng)?shù)墓に嚰夹g(shù)和面積最佳化的功率MOSFET以大幅減輕這些問(wèn)題。設(shè)計(jì)人員可通過(guò)FET導(dǎo)通阻抗和門(mén)極面積的取舍發(fā)展出最佳元器件架構(gòu)，再配合更低的門(mén)極電壓以省下可觀(guān)電力。只要把FET和控制電路整合到很小的封裝，設(shè)計(jì)人員就能提供體積比分立解決方案還小的PD裝置解決方案。

　　高壓整合的工藝需求

　　bulk CMOS和BiCMOS等主流技術(shù)無(wú)法將最好的高電壓、功率和效率組合提供給PD應(yīng)用。另一方面，Silicon-on-Insulator（SOI）技術(shù)卻能制造二極管和BJT等高效能接面元器件，同時(shí)提供功率MOSFET的面積與效率；除此之外，SOI還具備強(qiáng)大的高功率瞬時(shí)耐受性以及優(yōu)異的內(nèi)部噪聲隔離能力，使得高質(zhì)量功率元器件以及精準(zhǔn)數(shù)字與模擬控制的整合更簡(jiǎn)單。深溝隔離和氧化埋層還能避免其他技術(shù)常見(jiàn)的寄生參數(shù)以及龐大的接面隔離阻障層。

　　理想PoE解決方案需要高壓整合

　　高壓整合必須提供實(shí)際利益，這樣對(duì)PoE用電裝置設(shè)計(jì)人員才有價(jià)值。元器件用料的減少是很好的成本與電源轉(zhuǎn)換效率指標(biāo)，這兩者都是設(shè)計(jì)人員能夠?qū)嶋H感受到的好處。本文包含兩款PoE PD電源管理元器件，一款是不包含高壓元器件的傳統(tǒng)解決方案（圖1），另一款則采用前述SOI工藝（圖2）。

　　圖2 PoE PD接口和開(kāi)關(guān)整流器

　　整合式浪涌抑制器還能使用較低的箝位電壓，因此元器件不需采用崩潰電壓較高的工藝。舉例來(lái)說(shuō)，標(biāo)準(zhǔn)SMAJ58A在Ipp=5A時(shí)的箝位電壓約為94V，因此