-不要通過通路反面襯墊或插槽反面襯墊發(fā)送信號。

如果屬于不同信號組的路徑之間距離太近,則便會造成串音。在串行通訊鏈接中,結(jié)果就是由于抖動而造成接收眼閉合。出現(xiàn)這種情況也可能是因為路徑曲線實施不當,一部分信號采用短路徑（曲線的跳躍足）,而主信號卻采用長路徑,從而引起路徑長度匹配出現(xiàn)問題。在非常密集的設計中,串音可以通過使用保護路徑來解決,在保護路徑中線路平行地到達信號路徑并連接到參考。

時鐘產(chǎn)生和緩沖可能會導致噪音,除非非常注意一些細節(jié),例如去耦和制造商的布局指南,這樣才能確保最高質(zhì)量的輸出。必須嚴格控制路徑的阻抗,以避免產(chǎn)生不希望的反射。設計的復雜性以及在電源層和地層引入布線間隙也可能會導致時鐘產(chǎn)生器產(chǎn)生很高的噪音。

如果沒有為瞬時電流提供足夠的銅線或者去耦電容器的位置不當,那么便會造成電源分配。單端平行總線會在電源層和地層產(chǎn)生瞬時電流,從而產(chǎn)生噪音。

在高比特率系統(tǒng)中應當使用由專為高頻率和G 級應用而設計的電纜和連接器組成的互連。使用錯誤的類型或者電纜和連接器搭配不當將會降低信號的質(zhì)量,而且不能恢復。

在選擇組件時,必須選擇一家合適的制造商,其組件應該專為解決高速設計問題而設計。設備必須提供充足的功耗能力以及正確放置和分隔的地面連接,以避免芯片核心供應不穩(wěn)定,避免增加噪音,并利用有效的退耦策略進行補充。對于控制噪音來說,核心邏輯電源和地面同I/O電源和地面之間的分隔也是至關(guān)重要的。合適的設備加上優(yōu)秀的設計將有助于滿足高速要求,并使設計人員能夠有效地解決信號完整性問題。

圖3 建議的邊緣耦合差分帶狀線配置,圖中給出了單端阻抗Z0 和差分阻抗Zdiff 的方程式

圖4 Tsi568A串行RapidIO交換機接口的結(jié)構(gòu)圖

16端口串行交換機

Tundra Semiconductor 公司 Tsi568A是一種基于標準的高性能16 端口串行RapidIO交換機。RapidIO 是一種專為滿足當前和未來嵌入式應用需要而設計的點對點分組交換互連協(xié)議,它能夠在處理器、橋、遠程內(nèi)存或嵌入式應用中的數(shù)據(jù)層處理元素之間提供高速的串行互連。圖4 顯示了該設備的主要組件。

最典型的應用是無線嵌入式通訊（節(jié)點B、無線網(wǎng)絡控制器和媒體網(wǎng)關(guān)）。
Tsi568A 專為實現(xiàn)最高的信號完整性標準而設計,它包含了低噪音邏輯核心和高性能倒裝芯片BGA 封裝等功能。

結(jié)語

只要遵循一些基本但是十分重要的設計原則,就能夠在系統(tǒng)中使用高頻率互連（例如RapidIO）而不會遇到傳統(tǒng)的信號完整性不佳的問題。如果能夠盡量縮短路徑和信號通道,采用地層進行屏蔽,或是彼此之間能夠保證物理隔離,并且能夠仔細避免阻抗不匹配,那么便可以輕松獲得良好的信號完整性。