色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于DSP的QPSK調(diào)制器的設(shè)計(jì)

          基于DSP的QPSK調(diào)制器的設(shè)計(jì)

          作者: 時(shí)間:2011-05-11 來源:網(wǎng)絡(luò) 收藏
          四相相移鍵控調(diào)制(Quaternary Phase Shift Keying,QPSK)是一種線性窄帶數(shù)字調(diào)制技術(shù),它已經(jīng)在數(shù)字調(diào)制技術(shù)中占有重要的地位,被廣泛地應(yīng)用于衛(wèi)星通信、移動(dòng)通信、視頻會議系統(tǒng)、蜂窩電話和其它數(shù)字通信領(lǐng)域。具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)、較低的比特錯(cuò)誤率等優(yōu)點(diǎn)。

            技術(shù)主要是指將的基本理論和算法付諸實(shí)現(xiàn)的途徑和方法。傳統(tǒng)的技術(shù)是當(dāng)前廣泛使用的DSP處理器的解決方案,而這種解決方案日益面臨著不斷增加的巨大挑戰(zhàn),自身的技術(shù)瓶頸導(dǎo)致這種解決方案在DSP許多新的應(yīng)用領(lǐng)域中的道路越走越窄。而現(xiàn)代DSP技術(shù)是相對于傳統(tǒng)DSP技術(shù)而言的,是基于可編程片上系統(tǒng)SOPC(System ON a Programmable Chip)技術(shù)、EDA技術(shù)與FPGA實(shí)現(xiàn)方式的DSP技術(shù),是現(xiàn)代電子技術(shù)發(fā)展的產(chǎn)物,它有效地克服了傳統(tǒng)DSP技術(shù)中的許多瓶頸,在許多方面顯示了突出的優(yōu)勢,如高速與實(shí)時(shí)性,高可靠性,自主知識產(chǎn)權(quán)化,系統(tǒng)的重配置與硬件可重構(gòu)性,單片DSP系統(tǒng)的可實(shí)現(xiàn)性以及開發(fā)技術(shù)的標(biāo)準(zhǔn)化和高效率。QPSK設(shè)計(jì)采用MATLAB/Simulink DSP 開發(fā)出用于的正交信號產(chǎn)生單元,在電路模塊的形成方式上用DSP 的模塊調(diào)用代替繁瑣的VHDL程序,從而方便的得到了所需的結(jié)果。系統(tǒng)的實(shí)現(xiàn)以FPGA為物理載體,與傳統(tǒng)的基于硬件描述語言的設(shè)計(jì)相比,這種流程更快捷方便靈活。

            1 原理

            所謂的就是利用載波的四種不同相位來表征數(shù)字信息,每一種載波相位代表兩個(gè)二進(jìn)制代碼元信息。由于每一個(gè)載波相位代表兩個(gè)二進(jìn)制碼元信息,所以每四個(gè)二進(jìn)制碼元又被稱為雙比*元。

            QPSK信號的表示式為

            其中,A為載波振幅,wc為載波角頻率,θi為載波相位。

            若,則QPSK信號的初始相位為0,若,則QPSK信號的初始相位為π/4。

            將式(1)寫成

            I(t),Q(t)為+1或-1。則式(3)即為QPSK的數(shù)學(xué)表達(dá)式。

            QPSK信號的調(diào)制可分為相位選擇法和調(diào)相法,本文采用調(diào)相法進(jìn)行設(shè)計(jì),其調(diào)制框圖如下圖1所示。

          QPSK調(diào)相法調(diào)制框圖

          圖1 QPSK調(diào)相法調(diào)制框圖

            圖1中,串/并變換器將輸入的二進(jìn)制序列依次分為兩個(gè)并行的雙極性碼序列。設(shè)二進(jìn)制數(shù)分別為a和b。雙極性的a和b脈沖通過兩個(gè)平衡調(diào)制器分別對同相載波和正交載波進(jìn)行二相調(diào)制,兩路輸出疊加后就可以得到QPSK信號。

            2 基于DSP Buildter的QPSK設(shè)計(jì)

            DSP 可完成圖形化的系統(tǒng)建模、設(shè)計(jì)、仿真、把設(shè)計(jì)軟件下載到FPGA開發(fā)板上。它是一個(gè)系統(tǒng)級的開發(fā)工具,架構(gòu)在多個(gè)軟件之上,并把系統(tǒng)級和RTL級兩個(gè)設(shè)計(jì)領(lǐng)域的設(shè)計(jì)工具連接起來,最大程度的發(fā)揮了兩種工具的優(yōu)勢。DSP Builder依賴MathWorks公司的數(shù)學(xué)分析工具M(jìn)atlab/Simulink,以Simulink的Blockset出現(xiàn),可以在Simulink中進(jìn)行圖形化設(shè)計(jì)和仿真,同時(shí)通過SignalCompiler可以把Matlab /Simulink的設(shè)計(jì)文件(.mdl)轉(zhuǎn)成相應(yīng)的硬件描述語言VHDL設(shè)計(jì)文件(.vhd),以及用于控制綜合與編譯的TCL腳本。而對后者的處理可以由FPGA/CPLD開發(fā)工具QuartusⅡ來完成。

            研究采用6.1、DSP Builder6.1和Madab Rb2006作為FPGA的設(shè)計(jì)及測試平臺。因此,在設(shè)計(jì)的過程中可以很方便的調(diào)用DSP-Bbuilder和Simulink庫中的圖形模塊來建立硬件模型,輸入信號也可方便的調(diào)用Simulink模塊。依據(jù)QPSK的基本原理,可以快速的建立QPSK模型。要完成QPSK的建模,首先打開MATLAB,在命令窗口輸入“Simulink”進(jìn)入圖形化仿真建模環(huán)境,新建一個(gè)仿真模型。依照圖1的原理圖設(shè)計(jì),建立模型如圖2所示。

          QPSK調(diào)制系統(tǒng)的整體模型

          圖2 QPSK調(diào)制系統(tǒng)的整體模型

            圖2中,由頻率字、延時(shí)器、加法器和兩個(gè)LUT組成正交信號發(fā)生器,產(chǎn)生兩個(gè)正交的載波信號。隨機(jī)信號發(fā)生模塊產(chǎn)生隨機(jī)信號,經(jīng)過反相器形成數(shù)字基帶信號,經(jīng)過串并轉(zhuǎn)換模塊變?yōu)椴⑿行盘?,再?jīng)過多路選擇器模塊輸出+1和-1,然后和正交信號發(fā)生器產(chǎn)生的正交載波信號相乘,最后在加法器中進(jìn)行相加實(shí)現(xiàn)QPSK調(diào)制。


          上一頁 1 2 下一頁

          關(guān)鍵詞: QPSK調(diào)制 DSP Builder QuartusII

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉