SDRAM即同步動態(tài)隨機(jī)存儲器(Synchronous Dynamic Random Access Memory)。由于其大容量、價格優(yōu)廉、無需等待時間等優(yōu)點在早期的PC機(jī)種得到了廣泛的應(yīng)用。不同于其他的FLASH、SRAM和MRAM等存儲器，SDRAM需要同步時鐘，并且每隔一段時間需要刷新，否則數(shù)據(jù)將丟失。由于其功能強大、時序復(fù)雜，往往給應(yīng)用者帶來極大地困難。本應(yīng)用案例基于珠海歐比特控制工程股份有限公司的立體封裝大容量VDSD3G48芯片，介紹了對應(yīng)的SDRAM控制器在FPGA上的實現(xiàn)，探討其使用方法。

　　1、VDSD3G48芯片介紹

　　VDSD3G48是一款容量3072M bits SDRAM 。它采用先進(jìn)的立體封裝技術(shù)，由六片容量為8M×16×4banks的基片堆疊而成，組成了容量為32M×48×2的48位寬的數(shù)據(jù)接口存儲器。六片基片都有一個獨立的片選信號，通過兩組片選信號#CS0、#CS2、#CS4和#CS1、#CS3、#CS5可選擇具有48位寬的不同的存儲陣列。另外，通過六個片選信號和配合DQMH和LDQL信號可有選擇的選擇哪片基片工作和選擇輸出每片基片16位的高低8位，組成8、16、32、48位寬的存儲器。通過應(yīng)用了立體封裝的技術(shù)縮短了互連導(dǎo)線，從而降低了寄生效應(yīng)，使得器件具有高性能、高可靠、長壽命、大容量等的性能特點。

　　1.1 芯片的內(nèi)部功能結(jié)構(gòu)和外部引腳

　　圖1是立體封裝的大容量芯片VDSD3G48中每一片基片的內(nèi)部結(jié)構(gòu)和功能框圖，由MEMORY存儲陣列、控制邏輯(包括指令譯碼和模式寄存器等)、列地址譯碼器、列地址鎖存器、bank控制邏輯、行地址數(shù)據(jù)選擇器、bank行地址鎖存器、刷新定時器、讀數(shù)據(jù)鎖存和屏蔽和輸出數(shù)據(jù)寄存器等部分組成。

　　圖2是立體封裝的大容量存儲芯片VDSD3G48的內(nèi)部結(jié)構(gòu)和功能框圖，其中A[0:12]為地址線，BA0、BA1是banks選擇信號、CLK是時鐘輸入信號，#CS0-#CS5是六片基片DIE1-DIE6的芯片片選信號，CKE、RAS、CAS、WE 是控制信號，DQ[0:47]是芯片的數(shù)據(jù)線，其中數(shù)據(jù)線DQ[0:15]為DIE1、DIE2的數(shù)據(jù)線，數(shù)據(jù)線DQ[16:31]為DIE3、 DIE4的數(shù)據(jù)線，數(shù)據(jù)線DQ[32:47]為DIE4、DIE5數(shù)據(jù)線，DQMH0 、DQMH1、DQMH2、DQMH3 、DQMH4、DQMH5和DQML0 、DQML1、DQML2、DQML3 、DQML4、DQML5分別為DIE1-DIE6的高低8位的輸出屏蔽信號。

圖1 VDSD3G48中基片的的內(nèi)部功能結(jié)構(gòu)框圖

圖2 VDSD3G48的功能總結(jié)構(gòu)框圖

　　VDSD3G48引腳的功能如表1所示：　
表1 VDSD3G48引腳功能說明

　　1.2 芯片的主要特性

　　1、3.3V+0.3V電源電壓;

　　2、時鐘頻率高達(dá)133MHz;

　　3、完全同步：所有信號在時鐘的上升沿鎖存;

　　4、內(nèi)部流水線操作;

　　5、可編程爆發(fā)長度：1，2,4,8或頁;

　　6、自動預(yù)充電;

　　7、自動刷新;

　　8、64ms，8192-刷新周期;

　　9、兼容LVTTL;

　　1.3 芯片的操作

　　芯片VDSD3G48操作比較復(fù)雜，在能夠進(jìn)行最簡單的讀寫操作之前必須要進(jìn)行初始化和模式設(shè)置，是芯片工作在一個確定的工作模式。這些操作，包括讀寫操作，都是通過控制器傳送命令來完成的。VDSD3G48AM有多個命令，這些命令定義如圖3 VDSD3G48真值表所示：