摘要：為了實現(xiàn)嵌入式虹膜識別系統(tǒng)的穩(wěn)定工作，提出了一種基于軟件關(guān)機電路的電源系統(tǒng)設(shè)計方案，并完成系統(tǒng)的硬件設(shè)計。該系統(tǒng)的硬件設(shè)計主要分為全局電源，內(nèi)核電源和I/O模塊電源3大部分，能夠滿足虹膜識別系統(tǒng)的所有器件功耗需求。實際應(yīng)用表明，該電源具有軟件可操作性，能夠使內(nèi)核達(dá)到長期且穩(wěn)定工作的特點，滿足了設(shè)計需求。

　　關(guān)鍵詞：嵌入式虹膜識別系統(tǒng);DM6446;軟件關(guān)機電路;內(nèi)核電源

　　隨著社會和科技的發(fā)展，身份認(rèn)證的重要性日益顯現(xiàn)。傳統(tǒng)的身份識別方式由于其固有的局限性已遠(yuǎn)遠(yuǎn)不能滿足要求，于是迫切希望有一種安全可靠、易于使用的鑒別身份方式。虹膜識別以其非接觸的采集方式，最精確的識別方法，居于生物特征識別系統(tǒng)的首位。目前，虹膜識別系統(tǒng)實現(xiàn)平臺可分為基于PC機的虹膜識別系統(tǒng)和基于嵌入式的虹膜識別系統(tǒng)兩大類。前者主要用于國防等國家大型管理系統(tǒng)等領(lǐng)域;而后者適用于小范圍認(rèn)證，信息處理量不大，系統(tǒng)結(jié)構(gòu)較為簡單的高安全級別門禁系統(tǒng)等領(lǐng)域。

　　本課題研究開發(fā)了基于DM6446的嵌入式虹膜系統(tǒng)，主要研究工作分為3部分：虹膜嵌入式硬件系統(tǒng)的實現(xiàn)、Linux操作系統(tǒng)下驅(qū)動編寫和虹膜算法在DSP上的移植與優(yōu)化。本文重點闡述在該嵌入式硬件系統(tǒng)實現(xiàn)過程中的電源設(shè)計。根據(jù)業(yè)界硬件工程師的設(shè)計電路經(jīng)驗，電源設(shè)計是電路設(shè)計的核心，只有電源在長期穩(wěn)定地工作條件下，嵌入式系統(tǒng)的各個模塊才可能完成其相應(yīng)的工作。因此，電源的設(shè)計與實現(xiàn)在該嵌入式系統(tǒng)中占有至關(guān)重要的作用。

　　1 全局電源設(shè)計

　　在本系統(tǒng)中，通過考察各模塊電路和芯片參數(shù)等多方面因素，確定了整個系統(tǒng)的全局電源為5V輸出;由于DM6446中的ARM內(nèi)核和DSP內(nèi)核等均為高功耗模塊，所以在全局電源設(shè)計中，應(yīng)考慮系統(tǒng)的最大功耗，使其能維護(hù)整個模塊系統(tǒng)能正常穩(wěn)定工作，并杜絕過度發(fā)熱現(xiàn)象。

　　綜上所述，定義全局電源輸出電壓：Vo=5 V，負(fù)荷電流：Io-TYP=12 A，輸入電壓Vin-TYP=12 V，軟啟動時間tss=5 ms。選用LM3150降壓電源芯片，其輸入電壓范圍可達(dá)到6～24 V，輸出電流最高達(dá)12 A，達(dá)到設(shè)計要求。

　　1.1 設(shè)計輸出電壓

　　全局穩(wěn)壓電源電路圖如圖1所示，根據(jù)輸出電壓計算公式：

　　1.2 使能端軟件關(guān)機電路

　　該電路使用隔離的小電壓控制LM3150電源的使能引腳(EN)，保證了單片機控制電路引腳不受倒灌的高電壓侵害。

　　軟件關(guān)機電路圖如圖2所示，在調(diào)試階段，焊接R52電阻，使得Q1基極為低，Q1斷開，Power_On端經(jīng)R10接地，使得LM3150電源電路停用;當(dāng)不焊接R52電阻時，Q1基極為高電平，Q1導(dǎo)通，此時，Power_on端電壓

　　，由于VPower_on>1.26 V時，啟動LM3150電源電路。(注：此時的VPower_on可依據(jù)電阻的不同阻值任意調(diào)節(jié)，實現(xiàn)了小電壓控制某大電壓通斷)

　　在軟件關(guān)機電路中，將單片機的引腳連接到Power_set端，當(dāng)Power_set端為高電平時，Q2導(dǎo)通，使Q1基極為低;當(dāng)Power_set端為低電平時，Q2斷開，使Q1基極為高電平。以實現(xiàn)用單片機控制整個電路電源的通斷，并解決了LM3150反饋電流倒灌使單片機燒毀的問題。

　　2 內(nèi)核電源設(shè)計

　　根據(jù)DM6446內(nèi)核功耗表，如表1所示，在頻率達(dá)到594 MHz的情況下，內(nèi)核電壓為1.2 V，功耗為1.05 W，內(nèi)核所需電流為：

　　本系統(tǒng)設(shè)計時，采用了810 MHz的DM6446，其內(nèi)核功耗會高于1.05 W，所需內(nèi)核電流也高于0.875 A，其內(nèi)核電壓為1.3 V;并且在系統(tǒng)板中的FPGA(EP3C55F780)所需內(nèi)核電壓為1.2 V，綜上兩種因素的考慮，因此，其一，內(nèi)核電源需提供1.2 V和1.3 V兩種不同電壓;其二，為使810 MHz的DSP內(nèi)核能穩(wěn)定工作，需為其提供功耗余量，提供的最大電流控制在3A左右。

　　設(shè)計時采用TPS54386電源芯片，它不僅能提供最大為3 A的大電流，而且還是雙電壓輸出模式。內(nèi)核電源的典型電路圖如圖3所示。

　　設(shè)計反饋電阻R1和R2以保證輸出電壓為理想輸出電壓。如圖4所示TPS54386反饋電路。

　　3 I/O模塊電源設(shè)計

　　對于DSP外圍I/O口模塊電壓分別為1.8 V和3.3 V，同樣采用TPS54386電源芯片，依據(jù)以上的設(shè)計方法：