FPGA嵌入式設(shè)計(jì)中，常通過(guò)軟件編程的方式來(lái)訪問(wèn)或者控制某些外圍設(shè)備。電路設(shè)計(jì)軟件Altium Designer的軟件平臺(tái)構(gòu)建器（SPB）是一個(gè)包含了用于創(chuàng)建復(fù)雜軟件系統(tǒng)所需的所有驅(qū)動(dòng)和服務(wù)程序的軟件構(gòu)架。SPB中的軟件IP模塊可以屏蔽底層細(xì)節(jié)，為FPGA嵌入式設(shè)計(jì)的快速開(kāi)發(fā)提供便利，提高研發(fā)效率。介紹了基于SPB的FPGA嵌入式設(shè)計(jì)關(guān)鍵技術(shù)，并在智能開(kāi)發(fā)平臺(tái)NanoBoard 3000上實(shí)現(xiàn)了基于SPB的嵌入式音頻處理系統(tǒng)設(shè)計(jì)。

1引言

FPGA（Field Programmable Gate Array）現(xiàn)場(chǎng)可編程門陣列，是在PAL，GAL，PLD基礎(chǔ)上進(jìn)一步發(fā)展的，作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路，F(xiàn)PGA既解決了定制的電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。使用FPGA來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間。從簡(jiǎn)單的與非門電路到高性能的CPU，F(xiàn)PGA能完成所有的數(shù)字器件。

2軟件平臺(tái)構(gòu)建器

設(shè)計(jì)FPGA嵌入式系統(tǒng)時(shí)，常需要通過(guò)軟件編程的方式訪問(wèn)外圍設(shè)備，如LED.音頻接口。觸摸屏等。但在編程時(shí)需要熟悉相關(guān)外圍設(shè)備的工作狀況，包括設(shè)備工作時(shí)所需的設(shè)備寄存器。設(shè)備特定的命令。使用的通信協(xié)議及需要處理的中斷等。AD軟件的軟件平臺(tái)構(gòu)建器（SPB）為這些特定的外圍設(shè)備提供了配置數(shù)據(jù)和驅(qū)動(dòng)等相關(guān)的底層模塊（軟件IP模塊），提供了訪問(wèn)外圍設(shè)備的應(yīng)用編程接口（API）。

在AD軟件下進(jìn)行嵌入式系統(tǒng)設(shè)計(jì)時(shí)，SPB的使用是通過(guò)軟件平臺(tái)文件（SwPlatform）實(shí)現(xiàn)的。SPB是一個(gè)圖形化的用戶界面，可以自行讀取FPGA設(shè)計(jì)，為設(shè)計(jì)中的外圍設(shè)備導(dǎo)入合適的底層模塊，并以此為基礎(chǔ)添加更多的高層IP模塊到軟件平臺(tái)文件中。具體添加何種IP模塊，取決于FPGA嵌入式設(shè)計(jì)中需要訪問(wèn)哪些外圍設(shè)備。訪問(wèn)外圍設(shè)備時(shí)，可以使用SPB提供的多個(gè)IP模塊。較底層的IP模塊可以訪問(wèn)特定的存儲(chǔ)設(shè)備，如硬盤。SD卡。RAM驅(qū)動(dòng)器，較高層的IP模塊則更抽象也更獨(dú)立于硬件。

軟件平臺(tái)文件（SwPlatform）是在SPB中，從一系列提供的元器件中選擇組合起來(lái)的軟件層。軟件平臺(tái)文件使得應(yīng)用程序通過(guò)一組標(biāo)準(zhǔn)化的服務(wù)來(lái)利用硬件，如存儲(chǔ)服務(wù)和網(wǎng)絡(luò)服務(wù)。軟件平臺(tái)文件的目的其實(shí)就是使硬件設(shè)備通過(guò)抽象和通用的軟件接口，來(lái)為應(yīng)用程序提供外圍設(shè)備的應(yīng)用編程接口（API）。軟件平臺(tái)中的設(shè)備堆棧（Device Stacks）由三種類型的模塊構(gòu)成，分別是硬件包裝（Wrapper）。驅(qū)動(dòng)（Driver）和服務(wù)程序（Con-text）。通常從底而上，從最底層的與原理圖設(shè)計(jì)上特定硬件設(shè)備相關(guān)的模塊開(kāi)始構(gòu)建設(shè)備堆棧。在此之上，可以堆積較高層次的模塊，提供更通用的訪問(wèn)外圍設(shè)備的功能函數(shù)。設(shè)備堆棧的底部是硬件包裝（Wrapper），然后是驅(qū)動(dòng)（Driver），最后是服務(wù)程序（Context）。堆棧每往上一層，模塊對(duì)硬件的抽象層面越高。設(shè)備堆棧層的功能描述如表1所示。



SPB中的軟件服務(wù)列表（Software Service）是一組應(yīng)用程序可以使用的類型。定義。結(jié)構(gòu)和功能函數(shù)。軟件服務(wù)包含用于訪問(wèn)SD卡。IDE存儲(chǔ)設(shè)備。CF卡和閃存上的文件的存儲(chǔ)服務(wù)；用于提供以太網(wǎng)訪問(wèn)的網(wǎng)絡(luò)服務(wù)；提供符合POSIX規(guī)范的多線程功能的核心服務(wù)；允許快速構(gòu)造現(xiàn)代圖形界面的GUI服務(wù)；用于實(shí)現(xiàn)音頻和視頻功能的多媒體服務(wù)。用于中斷管理和軟件定時(shí)管理的系統(tǒng)服務(wù)總是出現(xiàn)在軟件平臺(tái)中，并且與特定設(shè)備無(wú)關(guān)。每個(gè)不同的軟件模塊都包含完整的API參考信息。通過(guò)API Reference可以訪問(wèn)API參考信息，堆棧中的每一層都會(huì)有詳細(xì)的該層上可用函數(shù)的描述。通過(guò)Header Files可以查看任意驅(qū)動(dòng)或者服務(wù)程序的頭2嵌入式音頻處理系統(tǒng)設(shè)計(jì)2.1 OpenBus系統(tǒng)設(shè)計(jì)

嵌入式設(shè)計(jì)時(shí)，在處理外圍設(shè)備與處理器的連接關(guān)系時(shí)，可以采用AD軟件中的開(kāi)放總線（OpenBus系統(tǒng)）來(lái)完成，這樣連接過(guò)程將被大大簡(jiǎn)化。“OpenBus系統(tǒng)”是一個(gè)描述一種使用普通總線實(shí)現(xiàn)整個(gè)系統(tǒng)內(nèi)邏輯功能性“模塊”連接的術(shù)語(yǔ)[3].在OpenBus系統(tǒng)文檔中，打開(kāi)OpenBus Palette面板，選擇并放置組成系統(tǒng)所需的器件。OpenBus Palette面板中用于FPGA設(shè)計(jì)的器件，按照功能分類有Connectors（連接器）。Processors（處理器）。Memories（存儲(chǔ)器）。Peripherals（外圍設(shè)備）等。每個(gè)OpenBus器件必須正確配置后才能使用。這種Open-Bus系統(tǒng)的設(shè)計(jì)方法與傳統(tǒng)的將處理器和外圍電路作為元件放置在電路板上不同，它移除了所有低級(jí)別的走線和互連細(xì)節(jié)，能夠快速地構(gòu)建系統(tǒng)。

在本文的嵌入式音頻處理系統(tǒng)中，通過(guò)訪問(wèn)NB3000開(kāi)發(fā)板上的高保真音頻接口獲取音頻流信號(hào)。在設(shè)計(jì)OpenBus主處理器系統(tǒng)中，分別選擇并放置微處理器（32– bit RISC Processor TSK3000A）。連接件（Interconnect）。I2S音頻流控制器（Audio Streaming Control-ler）。SPI控制器（SPI Controller）和SRAM控制器（SRAMController）等OpenBus器件，并連線如圖1所示。同時(shí)，對(duì)OpenBus器件進(jìn)行參數(shù)配置。將SPI控制器的數(shù)據(jù)發(fā)送大?。―ata Transfer Size）參數(shù)配置為32.將I2S音頻流控制器的數(shù)據(jù)緩存（I2S Hardware Buffer）參數(shù)配置為4k samples，將I2S設(shè)置為中斷號(hào)INT_I1.


圖1 OpenBus系統(tǒng)設(shè)計(jì)

通常情況下，任何使用OpenBus系統(tǒng)的FPGA設(shè)計(jì)都要設(shè)計(jì)放置接口電路的頂層原理圖。圖1的Open-Bus系統(tǒng)文件為32位處理器TSK3000A和I/O接口邏輯獲得了音頻流數(shù)據(jù)，包含了FPGA設(shè)計(jì)中的主處理器系統(tǒng)。約束文件將原理圖頂層的端口連接到目標(biāo)FPGA器件的實(shí)際物理管腳。約束文件中不但包含端口到管腳的映射，還包含如時(shí)鐘分配。目標(biāo)器件等其他相關(guān)的設(shè)計(jì)規(guī)范。

頂層原理圖通過(guò)約束文件，將下載到FPGA中的嵌入式系統(tǒng)設(shè)計(jì)與FPGA器件的物理管腳連接起來(lái)。頂層原理圖設(shè)計(jì)中，音頻流控制器I2S與音頻編解碼器（AUDIO_CODEC）相連，SPI控制器與音頻編解碼器控制器CS4270（AUDIO_CODEC_CTRL）相連，如圖2所示。


圖2 頂層原理圖設(shè)計(jì)

2.2軟件平臺(tái)文件設(shè)計(jì)

在SPB基礎(chǔ)上搭建訪問(wèn)NB 3000開(kāi)發(fā)板的音頻接口，并對(duì)音頻流數(shù)據(jù)進(jìn)行處理的軟件平臺(tái)文件（SwPlat-form），如圖3所示。


圖3 軟件平臺(tái)構(gòu)建器搭建的軟件框圖

NB 3000開(kāi)發(fā)板上的音頻編解碼器為CS4270，因此圖3中選擇CS4270 Audio Codec Driver模塊，不需要再自行編寫音頻編解碼器的驅(qū)動(dòng)代碼。設(shè)計(jì)采用SPI作為配置和控制，I2S用來(lái)傳輸數(shù)字音頻數(shù)據(jù)流。因此軟件平臺(tái)文件的底層設(shè)計(jì)選擇了I2S Master Controller和SPI Master Controller模塊。中間層設(shè)計(jì)選擇了I2SDriver.SPI Driver和CS4270 Audio Codec模塊。軟件平臺(tái)文件使硬件外圍設(shè)備的訪問(wèn)變得容易，底層模塊為特定的外圍設(shè)備提供了配置數(shù)據(jù)和驅(qū)動(dòng)代碼。設(shè)計(jì)軟件平臺(tái)文件時(shí)，選擇什么樣的模塊，取決于設(shè)計(jì)中需要訪問(wèn)哪些外圍設(shè)備。

2.3嵌入式代碼設(shè)計(jì)

FPGA嵌入式系統(tǒng)設(shè)計(jì)中，嵌入式工程是“嵌在”微處理器中的。嵌入式代碼就是在軟件平臺(tái)構(gòu)建器上搭建的軟件平臺(tái)的基礎(chǔ)上完成的軟件編程。嵌入式工程中的軟件代碼，主要完成音頻數(shù)據(jù)流的獲取。音頻數(shù)據(jù)流的處理和將處理好的音頻數(shù)據(jù)流送到NB 3000開(kāi)發(fā)板的喇叭上。主要程序代碼如下：