3.1.1發(fā)射機(jī)主控單元

主控單元MCU 是整個(gè)發(fā)射機(jī)的核心模塊，它控制所有子模塊的工作，以保證整個(gè)發(fā)射機(jī)的時(shí)序正確，同時(shí)還承擔(dān)者與MAC層交互通信的任務(wù)。由于每次發(fā)射處理都是MAC層發(fā)起的，因此MCU與MAC層之間采用中斷的通信模式。為了能夠精確的控制各個(gè)功能模塊的處理時(shí)間，主控單元MCU采用計(jì)數(shù)的模式來進(jìn)行控制。

可以用狀態(tài)圖來描述MCU的工作過程，當(dāng)MCU接收到MAC層發(fā)送來的請求信號（TXSTART_REQ）后，首先發(fā)送復(fù)位信號PHY_RST對整個(gè)處理器進(jìn)行初始化。與請求信號同步串行輸入的還有28位PHY_TXSTART信號，其中包括待發(fā)射幀長（LENGTH，12bit）、發(fā)射速率（RATE，5bit）、發(fā)射功率（TXPWR，3bit）、擾碼器字段（SCRAMBLER，2bit）、突發(fā)模式字段（BM，1bit）、前導(dǎo)符類型字段（PT，1bit）、發(fā)射機(jī)TF碼字段（TX_TFC，3bit）和發(fā)射機(jī)使用帶組的最小有效比特（LSB，1bit）等發(fā)射參數(shù)，MCU接收完畢后將其送至相應(yīng)的輸出端口對處理模塊進(jìn)行控制。緊接著接收80bit的MAC頭，按8位并行方式傳輸。并由RATE信號翻譯出數(shù)據(jù)的編碼方式，傳輸速率和每符號數(shù)據(jù)比特等等。

PSDU數(shù)據(jù)幀的輸入是通過MCU向MAC層發(fā)送DATA_REQ請求來進(jìn)行的，每發(fā)送一起數(shù)據(jù)請求，MAC層將送出一個(gè)符號的數(shù)據(jù)，數(shù)據(jù)的長度由發(fā)射速率(RATE)決定，并且根據(jù)LENGTH參數(shù)計(jì)算DATA_REQ的發(fā)射次數(shù)，即將LENGTH參數(shù)置入一計(jì)數(shù)器作為初始值，由于該參數(shù)表示的是數(shù)據(jù)幀的字節(jié)長度，因此每發(fā)送一次DATA_REQ后，LENGTH都要減去一個(gè)符號的字節(jié)長度，即生成一個(gè)符號的字節(jié)數(shù)，當(dāng)計(jì)數(shù)器的值小于或等于0時(shí)，則發(fā)送結(jié)束。

的偽隨機(jī)序列是由n階線性移位寄存器產(chǎn)生的，但是線性移位寄存器所產(chǎn)生的序列并不一定是偽隨機(jī)序列，他與聯(lián)接多項(xiàng)式有密切關(guān)系。只有找到了本原多項(xiàng)式，才能由它構(gòu)成偽隨機(jī)序列的產(chǎn)生器。但是尋找本原多項(xiàng)式并不是很簡單的。所以前人大量的計(jì)算已將常用本原多項(xiàng)式列成表備查，本系統(tǒng)使用一個(gè)長度為32767的幀同步擾碼器加擾，幀同步擾碼器使用的生成多項(xiàng)式為：

（3-1）

線性反饋移位寄存器的反饋邏輯輸出輸入數(shù)據(jù)進(jìn)行模2相加，即可得到圖3.5所示的擾碼器的一般形式：

圖3.5 擾碼器原理圖

3.1.3信道編碼

根據(jù)系統(tǒng)傳輸信道的情況，為了保證通信系統(tǒng)傳輸?shù)目煽啃?，克服信道中的噪聲和干擾，專門設(shè)計(jì)了一類抗干擾的技術(shù)，這家就是各種信道編碼。它根據(jù)一定的規(guī)律在待發(fā)送的信息碼元中人為的加入一些必要的校驗(yàn)碼元，在接收端利用這些校驗(yàn)碼元與信息碼元之間的監(jiān)督規(guī)律，發(fā)現(xiàn)和糾正差錯，以提高信息碼元傳輸?shù)目煽啃?。其中待發(fā)射的碼元為信息碼元，人為加入的多余的碼元為校驗(yàn)碼元。信道編碼的目的是試圖以最少的校驗(yàn)碼元為代價(jià)，換取最大程度的可靠性的提高。這些方法雖然增加了信息的冗余度，降低了系統(tǒng)容量，但增加了發(fā)送符號之間的相關(guān)性，能夠提高信息傳輸可靠性。

常用的信道編碼有線性分組碼、循環(huán)碼、BCH碼、RS碼和卷積碼等。本系統(tǒng)使用的編碼為卷積碼，卷積碼是一種應(yīng)用廣泛的糾錯編，下面對其原理詳細(xì)的闡述。

卷積碼也是分組的，與分組碼的不同在于，卷積碼的編碼設(shè)計(jì)中存在記憶性。他的校驗(yàn)碼元不僅與當(dāng)前組的信息元有關(guān)，而且與此前若干組的信息元有關(guān)。這種碼的糾錯能力強(qiáng)，不僅可以糾正隨機(jī)誤差，而且可以糾正突發(fā)誤差。輸出與先前輸入比特的相關(guān)性決定了卷積碼的編碼器是一個(gè)有限狀態(tài)機(jī)。

卷積編碼器是用移位寄存器、加法器及乘法器用串聯(lián)和并聯(lián)的方式構(gòu)成的特定的電路。一般可記為(n,k,N-1)碼^[27]，其中N表示編碼器中寄存器的節(jié)數(shù)，k表示每節(jié)寄存器的位數(shù)，n表示編碼器輸出碼元位數(shù)，其約束長度為N位。每個(gè)時(shí)刻編碼器輸出n位碼元，這不僅與當(dāng)前的輸入的k位碼元有關(guān)，而且還與編碼器中N級寄存器中信息碼元有關(guān)。

卷積碼編碼器可看做由一個(gè)有k個(gè)輸入端，n個(gè)輸出端，且具有N節(jié)寄存器構(gòu)成的一個(gè)有限狀態(tài)，或有記憶系統(tǒng)，典型結(jié)構(gòu)圖3.6所示。

圖3.6 卷積編碼結(jié)構(gòu)圖

以（3,1,3）卷積碼為例，如圖3.7所示為一個(gè)約束長度為4，編碼效率為1/3的卷積編碼器。

圖3.7 （3,1,3）卷積碼編碼器

（3,1,3）碼的三個(gè)子生成元為：

（3-2）

所以，該碼的生成多項(xiàng)式矩陣為：

（3-3）

該卷積編碼器由3個(gè)移位寄存器D和2個(gè)模2加法器組成。每輸入一個(gè)信息元就會編出兩個(gè)校驗(yàn)碼元、，順序輸出成、、，碼長為3，其中信息位僅占一位，由上式可知校驗(yàn)碼元、不僅與本組信息有關(guān)，還與前3組信息元有關(guān)。