4.1.2主控單元mcu

主控單元MCU的工作任務(wù)在上一章節(jié)中已經(jīng)做了詳細(xì)的描述，它控制這整個(gè)發(fā)射機(jī)基帶處理系統(tǒng)的正確運(yùn)作，通過(guò)與MAC層進(jìn)行交互動(dòng)作，接收MAC層發(fā)送的數(shù)據(jù)信息，并且生成個(gè)模塊所需要的控制信息。

圖4.5 MCU模塊框圖

對(duì)工程文件進(jìn)行綜合、布局布線(xiàn)后仿真，得到如圖4.6所示結(jié)果，可以看到MCU正確的輸出了各級(jí)控制信號(hào)，并且按照正確的時(shí)序輸出MAC頭和待處理數(shù)據(jù)。

圖4.6 MCU 仿真結(jié)果

使用Chipscope添加觀察信號(hào)采樣時(shí)鐘、觸發(fā)信號(hào)和待觀察信號(hào)，重新綜合、布局布線(xiàn)生成bit文件，下載到目標(biāo)板后用ChipScope進(jìn)行在線(xiàn)測(cè)試，得到觀測(cè)結(jié)果如圖4.7所示。通過(guò)仿真結(jié)果和在線(xiàn)測(cè)試結(jié)果的對(duì)比，可以驗(yàn)證設(shè)計(jì)的正確性。

圖4.7 MCU在線(xiàn)測(cè)試結(jié)果

4.1.3擾碼模塊

擾碼器的硬件實(shí)現(xiàn)框圖如下圖所示。

圖4.8 擾碼模塊硬件實(shí)現(xiàn)圖

因?yàn)镸CU傳輸過(guò)來(lái)的數(shù)據(jù)幀是以字節(jié)為單位并行傳輸?shù)?，因此在加擾前，需要將并行的數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，具體實(shí)現(xiàn)時(shí)，加入一個(gè)串并轉(zhuǎn)換模塊來(lái)進(jìn)行并串轉(zhuǎn)換。

本文擾碼器模塊的偽隨機(jī)序列生成多項(xiàng)式為：，擾碼種子編號(hào)為00，初始狀態(tài)設(shè)為15’b0011_1111_1111_111，這樣通過(guò)一個(gè)15位的移位寄存器進(jìn)行循環(huán)移位，產(chǎn)生所需的偽隨機(jī)序列，然后將輸入值與偽隨機(jī)序列進(jìn)行異或（模2加法），從而實(shí)現(xiàn)擾碼。主要實(shí)現(xiàn)代碼如下：

對(duì)工程文件進(jìn)行綜合，布局布線(xiàn)仿真，得到如圖4.9結(jié)果。

圖4.9 擾碼模塊仿真結(jié)果

在圖4.9中 data_in為MAC層發(fā)送的8位并行數(shù)據(jù)，SCRAM_DIN為經(jīng)過(guò)并串轉(zhuǎn)換之后的串行輸出的數(shù)據(jù)，SCRAM_DOUT為經(jīng)過(guò)擾碼處理后的輸出，當(dāng)SCRAM_LOAD為高時(shí)，對(duì)擾碼器內(nèi)部反饋移位寄存器SCRAMBLER進(jìn)行初始化，并且在數(shù)據(jù)輸入有效期間，線(xiàn)性反饋移位寄存器SCRAMBLER進(jìn)行移位操作。

將仿真通過(guò)的工程文件使用ChipScope 添加觀察信號(hào)采樣時(shí)鐘、觸發(fā)信號(hào)和待觀察信號(hào)后重新綜合、布局布線(xiàn)生成bit文件，下載到目標(biāo)板后用ChipScope 進(jìn)行在線(xiàn)測(cè)試，設(shè)定DIN_CLK為ChipScope采樣觀測(cè)信號(hào)所用的時(shí)鐘，得到如圖4.10所示觀測(cè)結(jié)果，圖4.10的在線(xiàn)測(cè)試結(jié)果與圖4.9的后仿真結(jié)果吻合，驗(yàn)證了設(shè)計(jì)的正確性。

圖4.10 擾碼模塊在線(xiàn)測(cè)試結(jié)果