1 前言

印制電路板（PCB）信號(hào)完整性是近年來(lái)熱議的一個(gè)話題，國(guó)內(nèi)已有很多的研究報(bào)道對(duì)PCB信號(hào)完整性的影響因素進(jìn)行分析,但對(duì)信號(hào)損耗的測(cè)試技術(shù)的現(xiàn)狀介紹較為少見(jiàn)。

PCB傳輸線信號(hào)損耗來(lái)源為材料的導(dǎo)體損耗和介質(zhì)損耗，同時(shí)也受到銅箔電阻、銅箔粗糙度、輻射損耗、阻抗不匹配、串?dāng)_等因素影響。在供應(yīng)鏈上， 覆銅板（CCL）廠家與PCB快件廠的驗(yàn)收指標(biāo)采用介電常數(shù)和介質(zhì)損耗；而PCB快件廠與終端之間的指標(biāo)通常采用阻抗和插入損耗，如圖1所示。

針對(duì)高速PCB設(shè)計(jì)和使用，如何快速、有效地測(cè)量PCB傳輸線信號(hào)損耗，對(duì)于PCB設(shè)計(jì)參數(shù)的設(shè)定和仿真調(diào)試和生產(chǎn)過(guò)程的控制具有重要意義。

2 PCB插入損耗測(cè)試技術(shù)的現(xiàn)狀

目前業(yè)界使用的PCB信號(hào)損耗測(cè)試方法從使用的儀器進(jìn)行分類，可分為兩大類：基于時(shí)域或基于頻域。時(shí)域測(cè)試儀器為時(shí)域反射計(jì)（Time DomainReflectometry,簡(jiǎn)稱TDR）或時(shí)域傳輸計(jì)（TimeDomain Transmission,簡(jiǎn)稱TDT）；頻域測(cè)試儀器為矢量網(wǎng)絡(luò)分析儀（Vector Network Analyzer,簡(jiǎn)稱VNA）。在IPC-TM650試驗(yàn)規(guī)范中，推薦了5種試驗(yàn)方法用于PCB信號(hào)損耗的測(cè)試：頻域法、有效帶寬法、根脈沖能量法、短 脈沖傳播法、單端TDR差分插入損耗法。

2.1 頻域法

頻域法（Frequency Domain Method）主要使用矢量網(wǎng)絡(luò)分析儀測(cè)量傳輸線的S參數(shù)，直接讀取插入損耗值，然后在特定頻率范圍內(nèi)（如1 GHz - 5 GHz）用平均插入損耗的擬合斜率來(lái)衡量板材合格/不合格。

頻域法測(cè)量準(zhǔn)確度的差異主要來(lái)自校準(zhǔn)方式。根據(jù)校準(zhǔn)方式的不同，可細(xì)分為SLOT（Short-Line-Open-Thru）、Multi- Line TRL（Thru-Reflect-Line）和Ecal（Electronic calibration）電子校準(zhǔn)等方式。

SLOT通常被認(rèn)為是標(biāo)準(zhǔn)的校準(zhǔn)方法,校準(zhǔn)模型共有12項(xiàng)誤差參數(shù)，SLOT方式的校準(zhǔn)精度是由校準(zhǔn)件所確定的，高精度的校準(zhǔn)件由測(cè)量設(shè)備廠家提供，但校準(zhǔn)件價(jià)格昂貴，而且一般只適用于同軸環(huán)境，校準(zhǔn)耗時(shí)且隨著測(cè)量端數(shù)增加而幾何級(jí)增長(zhǎng)。

Multi-Line TRL方式主要用于非同軸的校準(zhǔn)測(cè)量,根據(jù)用戶所使用的傳輸線的材料以及測(cè)試頻率來(lái)設(shè)計(jì)和制作TRL校準(zhǔn)件，如圖2所示。盡管Multi-Line TRL相比SLOT設(shè)計(jì)和制造更為簡(jiǎn)易，但是Multi-Line TRL方式校準(zhǔn)耗時(shí)同樣隨著測(cè)量端數(shù)的增加而成幾何級(jí)增長(zhǎng)

。

為了解決校準(zhǔn)耗時(shí)的問(wèn)題，測(cè)量設(shè)備廠家推出了Ecal電子校準(zhǔn)方式,Ecal是一種傳遞標(biāo)準(zhǔn)，校準(zhǔn)精度主要由原始校準(zhǔn)件所確定，同時(shí)測(cè)試 電纜的穩(wěn)定性、測(cè)試夾具裝置的重復(fù)性和測(cè)試頻率的內(nèi)插算法也對(duì)測(cè)試精度有影響。一般先用電子校準(zhǔn)件將參考面校準(zhǔn)至測(cè)試電纜末端，然后用去嵌入的方式，補(bǔ)償夾具的電纜長(zhǎng)度。如圖3所示。

以獲得差分傳輸線的插入損耗為例，3種校準(zhǔn)方式比較如表1所示。