物聯(lián)網(wǎng)(IoT)應用興起，除為半導體廠開創(chuàng)新的市場商機外，亦帶來諸多積體電路(IC)設計新挑戰(zhàn)，特別是系統(tǒng)單芯片(SoC)功能整合度愈來愈高，已使IC設計業(yè)者面臨更嚴峻的數(shù)位和類比混合訊號(MixedSignal)電路驗證(Verification)挑戰(zhàn)。

　　益華電腦(Cadence)全球執(zhí)行副總裁黃小立表示，物聯(lián)網(wǎng)應用須具備感測、處理和連結(jié)等能力，而SoC要在兼顧小尺寸、低功耗和低成本的前提下整合上述功能，將面臨許多挑戰(zhàn)。

　　Cadence全球執(zhí)行副總裁黃小立表示，近年來亞太區(qū)芯片設計公司對驗證工具的需求已顯著攀升。

　　黃小立進一步解釋，要達到上述設計目標，SoC開發(fā)商勢必須使用先進制程，然而在先進制程設計中打造類比功能極為吃力，因此許多芯片大廠如聯(lián)發(fā)科，已開始利用數(shù)位預失真(DigitalPre-distrotion)和數(shù)位校正(DigitalCalibration)等方法，將許多類比功能轉(zhuǎn)換為數(shù)位設計，降低在先進制程節(jié)點實作類比電路的挑戰(zhàn)。

　　不僅如此，先進制程的設計規(guī)則愈來愈多，且類比與數(shù)位電路須同步驗證，才能確保芯片功能運作無虞，因而對混合訊號驗證的需求愈來愈高，也因此益華不斷投入新技術(shù)研發(fā)，如近期所提出的“RealNumberModeling”技術(shù)，即可讓設計人員在數(shù)位模擬環(huán)境中執(zhí)行類比電路模擬，從而大幅提高SoC的驗證效率。

　　另一方面，益華也戮力厚實物聯(lián)網(wǎng)芯片設計所需的矽智財(IP)陣容，如數(shù)位訊號處理器(DSP)、中高端類比數(shù)位轉(zhuǎn)換器(ADC)與數(shù)位類比轉(zhuǎn)換器(DAC)，以及高速介面等，同時致力確保客戶在益華設計工具中使用該公司IP時，可達到最佳的整合設計。

　　黃小立指出，亞太地區(qū)的芯片商長久以來較重視設計實作(DesignImplementation)層面，對于驗證的投入相對較少。然而，隨著SoC設計益趨復雜，芯片商已逐漸體認到驗證的重要性，畢竟一旦發(fā)生錯誤而須返工，花費的時間與成本負擔愈來愈大，因此這一兩年購買電子設計自動化(EDA)驗證工具的廠商家數(shù)已有明顯增加。