FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之:典型實(shí)例-ChipScope功能演示
信號連接主要完成時(shí)鐘信號的連接和觸發(fā)信號的映射。將clk_BUFGP與Clock Signals中的CH0連接,將count<0>~count<7>的內(nèi)部信號與Trigger Data Signals的CH0~CH7相連。連接方法很簡單,選中要連接的信號,單擊“Make Connections”按鈕即可。
本文引用地址:http://cafeforensic.com/article/269339.htm當(dāng)所有信號都連接完畢,“Net Connection”選項(xiàng)卡下顯示的網(wǎng)路線會(huì)由紅色變?yōu)楹谏?。如果仍有信號未連接,則仍為紅色,直到所有信號連接完畢。
設(shè)置完畢后,單擊“Return To Project”。此時(shí)邏輯分析儀已經(jīng)插入到了工程網(wǎng)表文件當(dāng)中了,不需要用戶再對源代碼進(jìn)行修改。
(5)布局布線,生成配置文件并下載。
對工程進(jìn)行綜合、布線布局,之后生成配置文件并下載。
(6)啟動(dòng)ChipScope Pro Analyzer進(jìn)行觀察。
啟動(dòng)ChipScope Pro Analyzer后,剩下的步驟與前一種方法完全一致,這里就不再重復(fù)說明。
6.8.4 小結(jié)
本節(jié)通過一個(gè)具體的實(shí)例,詳細(xì)演示了ChipScope Pro的兩種使用方法。希望讀者能夠按照這兩種流程動(dòng)手練習(xí)一下,熟練掌握這一工具的使用。
在具體應(yīng)用當(dāng)中,第二種方法應(yīng)用得比較廣泛,因?yàn)闊o需修改源代碼,而且修改邏輯分析儀的各項(xiàng)參數(shù)也很方便,因此推薦讀者使用第二種方法。ChipScope Pro是個(gè)功能很強(qiáng)大的在線邏輯分析工具,熟練地掌握它的用法并應(yīng)用于自己的設(shè)計(jì)當(dāng)中,將會(huì)給調(diào)試過程帶來極大的方便。
fpga相關(guān)文章:fpga是什么
塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理
評論