電子設(shè)計(jì)應(yīng)用2004年第9期

摘    要：本文介紹了以TMS320C6701為核心的高速處理電路的PCB設(shè)計(jì)。通過(guò)利用Cadence的SPECCTRAQuest軟件對(duì)關(guān)鍵信號(hào)進(jìn)行仿真，確定了其拓?fù)浣Y(jié)構(gòu)，保證了信號(hào)的完整性，同時(shí)縮短了產(chǎn)品的開發(fā)周期，減少了開發(fā)成本。
關(guān)鍵詞：SPECCTRAQuest；信號(hào)仿真；信號(hào)完整性；TMS320C6701

引言
隨著半導(dǎo)體工藝的迅猛發(fā)展，高速電路設(shè)計(jì)成為設(shè)計(jì)電路時(shí)必須要解決的問(wèn)題。而高速設(shè)計(jì)所面臨的信號(hào)完整性問(wèn)題(包括信號(hào)過(guò)沖和下沖，信號(hào)振鈴回繞，信號(hào)延遲，信號(hào)串?dāng)_，接地反彈等)就成為利用傳統(tǒng)設(shè)計(jì)方法進(jìn)行設(shè)計(jì)的一個(gè)瓶頸。設(shè)計(jì)人員借助EDA軟件對(duì)信號(hào)完整性進(jìn)行分析，可精確預(yù)測(cè)并消除這些問(wèn)題。

應(yīng)用開發(fā)背景
本文中設(shè)計(jì)的高速圖像處理電路是圖像處理系統(tǒng)中的主要信息處理運(yùn)算模塊。高速處理器需要對(duì)圖像進(jìn)行高速、實(shí)時(shí)的處理，是捕獲/跟蹤算法運(yùn)行的平臺(tái)。它是一個(gè)以浮點(diǎn)DSP芯片為核心的處理器子系統(tǒng)，選用TMS320C6701為主處理芯片。由于DSP的時(shí)鐘頻率高達(dá)160MHz，并且與它相連的SDRAM的頻率也要到80MHz，因此，必須解決由于頻率過(guò)高所帶來(lái)的信號(hào)完整性問(wèn)題以及電磁兼容性問(wèn)題。Cadence軟件作為眾多EDA工具中的佼佼者，為高性能互連設(shè)計(jì)提供了一個(gè)完整的解決方案。該工具涉及仿真模型驗(yàn)證，拓?fù)浞治?，約束條件的產(chǎn)生，PCB布線等多個(gè)硬件設(shè)計(jì)環(huán)節(jié)。用戶可以在布線前利用Cadence的高速仿真工具SPECCTRAQuest對(duì)關(guān)鍵的拓?fù)浣Y(jié)構(gòu)進(jìn)行預(yù)仿真，依據(jù)仿真結(jié)果更改原理圖設(shè)計(jì)。根據(jù)所得到的較好的仿真結(jié)果，建立一套滿足性能指標(biāo)的物理設(shè)計(jì)規(guī)則。將這些規(guī)則從SPECCTRAQuest中導(dǎo)入到SPECCTRA自動(dòng)布線工具中，并通過(guò)它們限制PCB進(jìn)行自動(dòng)布線。布線后再進(jìn)行后仿真，進(jìn)一步驗(yàn)證布線的合理性。這樣才能保證關(guān)鍵信號(hào)的信號(hào)完整性，保證制板的一次性成功。

主要應(yīng)用和研究?jī)?nèi)容
高速圖像處理電路所完成的功能
本文中設(shè)計(jì)的高速圖像處理電路用于對(duì)成像器傳送來(lái)的圖像進(jìn)行處理，完成對(duì)圖像中目標(biāo)的自動(dòng)跟蹤，并且要保證圖像處理的實(shí)時(shí)性。
該信號(hào)處理器所要處理的圖像大小為256