ATEML新近推出了AT94S系列安全FPSLIC(Field Programmable System Level Integration Circuits)的MCU+FPGA系統(tǒng)芯片，具有獨(dú)特的代碼保密功能，可使設(shè)計師在基于SRAM的系統(tǒng)上實(shí)現(xiàn)對自已所有IP的保護(hù)。與配置的EEPROM 合并在一個封裝中成為“安全FPSLIC”，程序和數(shù)據(jù)在內(nèi)部流動，外界不能復(fù)讀，因此成為可提供安全防護(hù)及簡化PCB布局、布線的單一芯片。
FPSLIC適用于消費(fèi)類電子、工業(yè)儀表、商用機(jī)器、辦公自動化、醫(yī)療設(shè)備、電信和汽車電子等領(lǐng)域。FPSLIC集MCU和FPGA/SRAM的優(yōu)點(diǎn)于一身，既適應(yīng)設(shè)計人員對系統(tǒng)部件集成的需要，又能實(shí)現(xiàn)可定制需求的靈活性，為設(shè)計師提供了一個靈活的架構(gòu)，可降低應(yīng)用成本。
FPSLIC
FPSLIC是在基于SRAM的SoC中嵌入AVR MCU內(nèi)核和FPGA門陣列邏輯，這是一個全新架構(gòu)的產(chǎn)品。一個FPSLIC里有一個一萬到四萬門的FPGA、一個8bit AVR單片機(jī)、一個36KByte SRAM存儲器、多種外圍設(shè)備和現(xiàn)成的接口。FPSLIC的結(jié)構(gòu)如圖1所示。
嵌入在FPSLIC里的AVR單片機(jī)，是一個8bit的單片機(jī)，可以執(zhí)行的單時鐘指令多達(dá)120個以上， 速度可達(dá)25-30MIPS(每秒百萬條指令)。AVR 已有一些外圍設(shè)備，它包含一個快速8X8的乘法處理器、兩個通用異步收發(fā)器(UART)、一個看門狗、三個定時器/計數(shù)器、一個2線功能接口、四個外部中斷和多達(dá)16個I/O口。如需別的外圍設(shè)備，還可以在FPGA里形成，AVR可以在FPGA上實(shí)現(xiàn)部分或全部重新配置。8位RISC AVR單片機(jī)具有高效的代碼密度，其性能跟一般8bit的單片機(jī)相比較更顯優(yōu)越，單周期的指令執(zhí)行時間，可以在較低的時鐘頻率下獲得更高的系統(tǒng)吞吐量，因而進(jìn)一步降低了功耗。當(dāng)把它嵌入在以SRAM 為主的FPSLIC時，更可表現(xiàn)其三大特點(diǎn) ：提高速度；降低功耗；程序存儲量降低。
嵌入的FPGA可達(dá)4萬個邏輯門，均分布在SRAM的基架上，F(xiàn)PGA在SRAM上的總線網(wǎng)絡(luò)如圖2所示。FPSLIC器件都有10Kx16的程序和4Kx8的數(shù)據(jù)庫，此外還有三個可由設(shè)計者分配的SRAM，可讓程序擴(kuò)充到16Kx16 或可用于擴(kuò)充數(shù)據(jù)到16Kx8，可由設(shè)計者自己根據(jù)程序和數(shù)據(jù)的大小來調(diào)整硬件和軟件的部分分配，數(shù)據(jù)部分可以由FPGA和AVR同時進(jìn)行讀寫。FPGA還具有高速緩存邏輯功能，如同一般高速緩存，它把一些正在用的邏輯放在FPGA運(yùn)行，把一些不在運(yùn)行的邏輯放在存儲器里，當(dāng)需要時再把它重新配置在FPGA里。FPSLIC的此功能不僅可以幫助設(shè)計師解決一些急需外圍配置的問題，更可解決硬件上的重新配置，DSP過濾數(shù)據(jù)的重新配置，需再配置的交點(diǎn)開關(guān)，或任何有此需要的硬件設(shè)備。

安全FPSLIC
AT94S系列器件具有專利的安全性能，它可以保護(hù)FPGA配置與單片機(jī)程序不能從內(nèi)部配置EEPROM中讀出。器件上有一個安全位可以通過編程加以設(shè)置，它阻止存儲器在靜態(tài)或器件進(jìn)行內(nèi)部配置過程中被讀出。一旦安全位被設(shè)置，外部訪問配置EEPROM的唯一方法是首先要擦除它。這種功能既提供設(shè)計的保密性，又不妨礙在系統(tǒng)可編程性。
AT94S系列之所以具有獨(dú)特的代碼保密功能，在于FPSLIC與配置EEPROM(1024Kbyte)合并在一個封裝中，二個芯片相疊，如圖3所示，芯片封裝的平面面積沒有增加，只是略厚一些。設(shè)計的程序上電時在FPSLIC的FPGA與SRAM間流動，掉電時存放在同一封裝內(nèi)的EEPROM中，確保安全保密?？墒乖O(shè)計師在此系統(tǒng)上實(shí)現(xiàn)對自已所有IP的保護(hù)。
AT94S FPSLIC系列器件在可編程SoC中具有非常低的功耗特點(diǎn)，它在待機(jī)方式下額定電流最大值僅為0.05mA，工作時耗電為2~3mA/MHz，它的加電復(fù)位峰值電流小于50mA。而有些基于SRAM的FPGA和可編程SoC在加電復(fù)位時電流達(dá)2A，因此不適合在電池供電中應(yīng)用。
硬件和軟件的協(xié)同設(shè)計
SoC的挑戰(zhàn)在于如何進(jìn)行硬件和軟件的協(xié)同設(shè)計，F(xiàn)PSLIC將FPGA邏輯門和單片機(jī)同放在一個芯片里，可以進(jìn)行協(xié)同驗(yàn)證(co-verification)。
一般常見的慣例是先把硬件設(shè)計到FPGA或ASIC里，然后再把結(jié)果交給軟件設(shè)計師來做單片機(jī)部分的工作。此傳統(tǒng)設(shè)計方法往往有一些限制，在這種情況下，因?yàn)檐浖糠质强恳炎龊玫挠布糠謥碓O(shè)計的，所以往往硬件無法再做調(diào)試。如果硬件要做調(diào)試，軟件開發(fā)就會被停止。這種結(jié)果會讓設(shè)計時間明顯增加。       
為了縮短設(shè)計時間，同時完成硬件和軟件的設(shè)計，設(shè)計者本身不僅需要對硬件和軟件了解，更要有能力去判斷對設(shè)計全面的影響，F(xiàn)PSLIC的System Designer軟件包含了同步仿真的軟件基架，可有效地連接FPGA硬件和單片機(jī)的指令仿真。同步仿真有效地解決了用到ICE的必要，這使得設(shè)計者可以立即更改在同步仿真里發(fā)現(xiàn)的所有問題，所有上述工作都可以在計算機(jī)里執(zhí)行。

應(yīng)用思考
工業(yè)自動化生產(chǎn)中最常見的是物料的配料系統(tǒng)，如飼料配料、洗滌劑配料、高爐配料、混凝土配料等等，它們都擁有很多種不同的物料，很多不同的控制步驟，如粗加料、精加料、補(bǔ)料、卸料、攪拌、成型、計量、灌包……這些都涉及到電腦與各個閥門間的邏輯控制。用FPSLIC來設(shè)計物料的配料系統(tǒng)將十分方便和容易，所有的控制節(jié)點(diǎn)均可由FPGA來實(shí)現(xiàn)，整個控制儀表可以做得很小、很經(jīng)濟(jì)。設(shè)計好的程序，可在實(shí)驗(yàn)室中檢視，如將每一個電磁閥、每一個需要控制的動作簡化為一個LED的光點(diǎn)，將新設(shè)計好的程控，放在仿真板上驗(yàn)證就很容易，控制動作的正確性十分明顯。
對超市中的POS收款機(jī)，商場中的稅控收款機(jī)，用于工控機(jī)的PC104都是用電腦或單片機(jī)和邏輯門將程序和需要控制點(diǎn)有目的的聯(lián)系起來，F(xiàn)PSLIC在一個芯片上既有單片機(jī)又有邏輯門，剛好滿足需要，因此FPSLIC將能充分發(fā)揮作用?！?/P>