電子系統(tǒng)復(fù)雜性的不斷提高導(dǎo)致功耗已經(jīng)逐漸成為設(shè)計(jì)人員首先需要考慮的問題，包括電池供電系統(tǒng)和散熱受限的系統(tǒng)。隨著這些系統(tǒng)中半導(dǎo)體器件數(shù)量的不斷增加，如何滿足其功耗和散熱的需求所帶來的挑戰(zhàn)也與日俱增。而在目前的市場(chǎng)上，CPLD雖然能夠?qū)崿F(xiàn)低功耗的目標(biāo)，但它在功能上卻有所欠缺；FPGA雖然具有完備的功能，但其功耗往往很高；而ASIC盡管可以實(shí)現(xiàn)低功耗和完備的功能，缺點(diǎn)卻在于開發(fā)成本很高且市場(chǎng)切入時(shí)間很長(zhǎng)。
針對(duì)上述情況，QuickLogic公司提出了很好的解決方案。它們?yōu)橛袊?yán)格功耗要求的電路設(shè)計(jì)特別開發(fā)了mWatt FPGA這一超低功耗的可編程邏輯解決方案。當(dāng)用戶的設(shè)計(jì)對(duì)功耗要求苛刻時(shí)，QuickLogic器件在保證必需的性能和容量的同時(shí)，可以提供遠(yuǎn)比其他解決方案更低的功耗。
QuickLogic公司近期推出的Eclipse II系列是第一款mWatt可編程門陣列。它基于該公司的Vialink專利技術(shù)，能夠?qū)崿F(xiàn)超低的動(dòng)態(tài)功耗以及低達(dá)17mA的待機(jī)功耗。該產(chǎn)品兼具下一代FPGA器件的優(yōu)越特性和比CPLD更低的功耗，設(shè)計(jì)人員能夠同時(shí)利用這兩方面的優(yōu)勢(shì)。此外，Eclipse II FPGA還兼?zhèn)浞榔平庠O(shè)計(jì)安全保護(hù)，并有多種微型封裝可供選擇?？蓱?yīng)用于手持式消費(fèi)類電子產(chǎn)品、便攜式工業(yè)/測(cè)試設(shè)備以及外接無線產(chǎn)品等場(chǎng)合。
同時(shí)，QuickLogic公司還發(fā)布了QuickWorks 9.6版開發(fā)工具，該工具支持Eclipse II系列。在QuickWorks 9.6中包括一個(gè)革命性的PowerAware布局工具，該工具通過在布局過程中優(yōu)先處理功耗因素來獲得最小的動(dòng)態(tài)功率。同時(shí)，工具中還包括一個(gè)高度復(fù)雜的功率計(jì)算器，能夠根據(jù)實(shí)際的布局布線結(jié)果生成動(dòng)態(tài)功耗的精確模型。這一新型功率計(jì)算器還支持對(duì)目標(biāo)器件的每個(gè)I/O Bank進(jìn)行功耗計(jì)算。
QuickLogic的邏輯產(chǎn)品總監(jiān)Brian Faith先生表示：“通過微瓦級(jí)低功耗Eclipse II FPGA與QuickWorks 9.6的組合，設(shè)計(jì)人員將能以最低的功耗實(shí)現(xiàn)最高性能的可編程邏輯設(shè)計(jì)?！?(鄭)